JPH04142626A - Stop control circuit for microprocessor - Google Patents
Stop control circuit for microprocessorInfo
- Publication number
- JPH04142626A JPH04142626A JP2266739A JP26673990A JPH04142626A JP H04142626 A JPH04142626 A JP H04142626A JP 2266739 A JP2266739 A JP 2266739A JP 26673990 A JP26673990 A JP 26673990A JP H04142626 A JPH04142626 A JP H04142626A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- register
- microprocessor
- address
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000011156 evaluation Methods 0.000 abstract description 4
- 101100490566 Arabidopsis thaliana ADR2 gene Proteins 0.000 description 10
- 101100269260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH2 gene Proteins 0.000 description 10
- 101150022075 ADR1 gene Proteins 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 102100034044 All-trans-retinol dehydrogenase [NAD(+)] ADH1B Human genes 0.000 description 1
- 101710193111 All-trans-retinol dehydrogenase [NAD(+)] ADH4 Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサの停止制御回路に関し、特
にマイクロプログラム制御方式の情報処理装置に用いる
マイロプロセッサの停止制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a stop control circuit for a microprocessor, and more particularly to a stop control circuit for a microprocessor used in a microprogram control type information processing apparatus.
従来のマイクロプロセッサの停止制御回路において、マ
イクロプログラム制御方式の情報処理装置の評価は、ア
ドレス一致を条件とするマイクロプロセッサの停止とい
う動作が広く使われてぃる。これは通常、装置の評価者
がマイクロプログラムのある特定の番地に処理が進んで
くるか否かの確認や、特定の番地に進んでプロセッサを
停止させたあと、1マイクロ命令ずつプロセッサに実行
させるステップ動作により、その後の動作を確認したり
するために使われる。そして、アドレス一致による停止
が有効とするモードを診断プロセッサに指示するととも
に、アドレス一致条件でプロセッサに停止させたい番地
を診断プロセッサに指示する。その後、評価する情報処
理装置のプロセッサをスタートさせれば、設定した番地
に処理が進みプロセッサが停止する。In conventional microprocessor stop control circuits, the operation of stopping the microprocessor on the condition of address matching is widely used to evaluate microprogram control type information processing devices. This is usually done by a device evaluator to check whether the microprogram progresses to a specific address, or after proceeding to a specific address and stopping the processor, having the processor execute one microinstruction at a time. It is used to check the subsequent action by step action. Then, it instructs the diagnostic processor of a mode in which stopping due to address matching is valid, and also instructs the diagnostic processor of the address at which the processor is to be stopped based on the address matching condition. Thereafter, when the processor of the information processing device to be evaluated is started, processing proceeds to the set address and the processor stops.
上述した従来のマイクロプロセッサの停止制御回路は、
アドレス一致によるプロセッサの停止により、ある特定
の番地にプロセッサの処理が進んだことや、特定の番地
で停止した後の処理の確認などができるので、異常処理
、状態遷移報告処理などを実行したことは判明するが、
特定の処理のエントリーに複数の処理から制御が渡され
る場合にはプロセッサがどの経路で処理してきたがが解
らないので各経路ごとに適当なアドレスを選択し、アド
レス一致条件で停止するモードで再度、プロセッサを動
作させるので評価作業の効率が悪いという欠点がある。The conventional microprocessor stop control circuit described above is
By stopping the processor due to an address match, it is possible to check that the processor processing has progressed to a specific address, or to check the processing after stopping at a specific address, so it is possible to check whether abnormal processing, state transition reporting processing, etc. have been executed. It turns out that
When control is passed from multiple processes to an entry for a specific process, it is not known which route the processor has used to process the process, so select an appropriate address for each route and try again in a mode that stops on address match conditions. , it has the disadvantage that the efficiency of evaluation work is low because it operates the processor.
不発HAのマイクロプロセッサの停止制御回路は、マイ
クロプログラム制御方式によりマイクロプロセッサが出
力するマイクロ命令のアドレスを保持する第1のレジス
タと、制御記憶が出力するマイクロ命令を保持する第2
のレジスタと、前記マイクロプロセッサが停止する上限
および下限の番地を保持し診断プロセッサからアクセス
される第3および第4のレジスタと、前記マイクロプロ
セッサを停止させたい番地に格納されているマイクロ命
令を保持し前記診断プロセッサからアクセスされる第5
のレジスタと、停止回路の動作モードを保持し前記診断
プロセッサからアクセスされる第6のレジスタと、この
第6のレジスタの値が前記第1と第4のレジスタとに設
定した条件が満たされたとき前記マイクロプロセッサに
停止要求を出す第1の回路とを有する。The stop control circuit of a microprocessor in a misfiring HA includes a first register that holds the address of a microinstruction output by the microprocessor using a microprogram control method, and a second register that holds the microinstruction output by a control memory.
registers, third and fourth registers that hold upper and lower limit addresses at which the microprocessor stops and are accessed by a diagnostic processor, and hold microinstructions stored at addresses where the microprocessor is desired to stop. and the fifth accessed from the diagnostic processor.
a sixth register that holds the operating mode of the stop circuit and is accessed by the diagnostic processor; and a value of the sixth register that satisfies the conditions set in the first and fourth registers. and a first circuit that issues a stop request to the microprocessor.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例のブロック図、第2図は本実
施例の動作を説明するためのフローチャートである。FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a flowchart for explaining the operation of this embodiment.
マイクロプロセッサ100はマイクロ命令のアドレスA
Dを制御記憶(以下C3)110へ出力し、C8110
からマイクロ命令を受取り実行する。第1のレジスタ(
以下ADR)200はマイクロプロセッサ100が出力
するマイクロ命令アドレスをマイクロプロセッサの基本
クロックに同期して保持する。第2のレジスタ(以下l
N5T)210はC3lIOが出力するマイクロ命令を
マイクロプロセッサ100の基本クロνりに同期して保
持する。第3のレジスタ(以下ADR1)300.第4
のレジスタ(以下ADR2)310、第5のレジスタ(
以下TlN5T)320、第6のレジスタ(以下M)3
30のレジスタ群はシリアルなパスで接続され診断プロ
セッサからシリアルデータでアクセスされる。The microprocessor 100 uses the microinstruction address A
D is output to the control memory (hereinafter referred to as C3) 110, and C8110
Receives microinstructions from and executes them. The first register (
ADR (hereinafter referred to as ADR) 200 holds the microinstruction address output by the microprocessor 100 in synchronization with the basic clock of the microprocessor. The second register (hereinafter l
N5T) 210 holds the microinstructions output by C3lIO in synchronization with the basic clock cycle of the microprocessor 100. Third register (hereinafter referred to as ADR1) 300. Fourth
register (hereinafter referred to as ADR2) 310, the fifth register (hereinafter referred to as ADR2)
TlN5T) 320, sixth register (M) 3
The 30 register groups are connected by serial paths and accessed by the diagnostic processor using serial data.
ADR1レジスタ300とADR2レジスタ310とは
、プロセッサを停止させるマイクロ命令アドレスの範囲
を指定し1.ADRlはアドレスの下限、ADR2はア
ドレスの上限を保持する。比較器400,410は入力
A、Bに対しAPRのとき“1”を出力する。従ってA
NDゲート430は比較器400,410の出力が共に
1”、つまり、A D R1≦ADR≦ADR2のアド
レスのとき“1”を出力する。The ADR1 register 300 and ADR2 register 310 specify the range of microinstruction addresses to stop the processor.1. ADRl holds the lower limit of the address, and ADR2 holds the upper limit of the address. Comparators 400 and 410 output "1" for inputs A and B when APR is present. Therefore A
The ND gate 430 outputs "1" when the outputs of the comparators 400 and 410 are both "1", that is, when the address is ADR1≦ADR≦ADR2.
TlN5Tレジスタ320は停止させたいマイクロ命令
番地に格納されているマイクロ命令を保持する。排他的
論理和回路42はlN5T210の内容とTlN5T3
20の内容が一致したとき“1”を出力する。モードレ
ジスタのMレジスタが“O”でゲート430の出力が“
l”のときゲート440,460,480を通してプロ
セッサに対しHLT信号が有効になり、プロセッサを停
止させる。つまりMレジスタ330がO”でADR1≦
ADH≦ADR2のアドレスのときマイクロプロセッサ
100を停止させる。これは通常のアドレス一致による
停止の拡張である。もちろんADR1=ADH2とすれ
ば、ある特定アドレス(=ADR1)における停止条件
となる。次にMレジスタが“1”、ゲート440,45
0゜470.480を通してゲート420の出力が“1
” かつゲート430の出力が“1”のときプロセッサ
に対し停止要求が出力される。つまり、ADRI≦AD
H≦ADR2でありかつlN5T”=TINSTのとき
プロセッサを停止させる。The TIN5T register 320 holds the microinstruction stored at the microinstruction address to be stopped. The exclusive OR circuit 42 combines the contents of lN5T210 and TlN5T3.
When the contents of 20 match, "1" is output. When the M register of the mode register is “O”, the output of the gate 430 is “
l", the HLT signal becomes valid for the processor through gates 440, 460, and 480, stopping the processor. In other words, when the M register 330 is O", ADR1≦
When the address of ADH≦ADR2, the microprocessor 100 is stopped. This is an extension of the normal stop on address match. Of course, if ADR1=ADH2, the stop condition is at a certain specific address (=ADR1). Next, M register is “1”, gates 440, 45
The output of the gate 420 is “1” through 0°470.480.
” and the output of the gate 430 is “1”, a stop request is output to the processor. In other words, ADRI≦AD
When H≦ADR2 and lN5T”=TINST, the processor is stopped.
次に第2図を参照してMレジスタが“1”のときの動作
について説明する。あるテストを実行した時マイクロプ
ロセッサが異常処理4を実行した事が判明したとする。Next, the operation when the M register is "1" will be explained with reference to FIG. Suppose that when a certain test is executed, it is found that the microprocessor executes abnormality processing 4.
これは情報処理装置の動作を外部インターフェースから
みて異常処理を実行したことが判るかもしれないし、あ
るいはM=0、ADR1=ADR2は異常処理4の先頭
番地として動作させ、プロセッサが停止したことがら判
明することもある。異常処理4は3つの経路があるので
異常処理を実行したという事実だけでは、3つの経路の
どの経路を実行したのか不明である。そこでのM=1と
し、マイクロ命令−散の回路を有効とするモードを選択
する。3つの経路のそれぞれにWrite REGX
というコーディングが含まれているので、この命令のビ
ットパターンをTlN5Tレジスタ320に設定する。This may indicate that an abnormal process was executed when looking at the operation of the information processing device from an external interface, or it may be that M=0, ADR1=ADR2 was operated as the start address of abnormal process 4, and the processor stopped. Sometimes I do. Since abnormality processing 4 has three routes, it is unclear which of the three routes was executed just by the fact that the abnormality processing was executed. Therefore, M is set to 1, and a mode in which the microinstruction-dispersed circuit is enabled is selected. Write REGX to each of the three routes
The bit pattern of this instruction is set in the TIN5T register 320.
また第2図のステップ1,2.3のW r i te
REGXの3つのマイクロ命令の番地を含むようにA
DRlとADR2とを設定し、M=1としてプロセッサ
を動作させる。プロセッサは4の異常処理に進む前にス
テップ1,2.3のどれかを実行するので、そのいずれ
かで停止し、従って停止後のマイクロ命令番地をみれば
どの経路で進んできたかを知ることができる。Also, write steps 1 and 2.3 in Figure 2.
A to include the addresses of the three microinstructions of REGX.
DR1 and ADR2 are set, and the processor is operated with M=1. Since the processor executes either step 1 or 2.3 before proceeding to the abnormality processing in step 4, it will stop at either of them, and therefore, by looking at the microinstruction address after stopping, it is possible to know which route the processor took. I can do it.
以上説明したように本発明では、通常のアドレス一致条
件による停止回路に加えて、アドレスが設定された範囲
に入り、さらにマイクロ命令が設定されたパターンと一
致した時にプロセッサを停止させることにより、多数の
処理部から共通処理部へ合流するようにマイクロプログ
ラムが構成されていても、プロセッサの実行経路を迅速
に明らかにでき、評価の効率化が図れる。As explained above, in the present invention, in addition to the normal stop circuit based on address match conditions, the processor is stopped when an address falls within a set range and a microinstruction matches a set pattern. Even if the microprogram is configured to merge from the processing section to the common processing section, the execution path of the processor can be quickly clarified and the efficiency of evaluation can be improved.
第1図は本発明の一実施例のブロック図、第2図は本実
施例の動作を説明するためのフローチャートである。
100・・・マイクロプロセッサ、110・・・制御記
憶(C8)、200・・・第1のレジスタ(ADR)、
210・・・第2のレジスタ(INST)、300・・
・第3のレジスタ(ADRI)、310・・・第4のレ
ジスタ(ADR2) 、320・・・第5のレジスタ(
TINST)、330・・・第6のレジスタ(M)、4
00,410・・・比較器、420・・・一致検出回路
、430,440,450,460,470.480・
・・ゲート。FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a flowchart for explaining the operation of this embodiment. 100... Microprocessor, 110... Control memory (C8), 200... First register (ADR),
210...Second register (INST), 300...
・Third register (ADRI), 310...Fourth register (ADR2), 320...Fifth register (
TINST), 330...6th register (M), 4
00,410...Comparator, 420...Coincidence detection circuit, 430,440,450,460,470.480.
··Gate.
Claims (1)
ッサが出力するマイクロ命令のアドレスを保持する第1
のレジスタと、制御記憶が出力するマイクロ命令を保持
する第2のレジスタと、前記マイクロプロセッサが停止
する上限および下限の番地を保持し診断プロセッサから
アクセスされる第3および第4のレジスタと、前記マイ
クロプロセッサを停止させたい番地に格納されているマ
イクロ命令を保持し前記診断プロセッサからアクセスさ
れる第5のレジスタと、停止回路の動作モードを保持し
前記診断プロセッサからアクセスされる第6のレジスタ
と、この第6のレジスタの値が前記第1と第4のレジス
タとに設定した条件が満たされたとき前記マイクロプロ
セッサに停止要求を出す第1の回路とを有することを特
徴とするマイクロプロセッサの停止制御回路。 2、前記第6のレジスタに前記以外のモードが指定され
前記第1、第2、第3および第4のレジスタとに設定し
た条件が満たされたとき前記プロセッサに停止要求を出
す第2の回路とを有することを特徴とする請求項1記載
のマイクロプロセッサの停止制御回路。[Claims] 1. A first device that holds the address of a microinstruction output by a microprocessor using a microprogram control method.
a second register that holds microinstructions output by the control memory; third and fourth registers that hold upper and lower limit addresses at which the microprocessor stops and are accessed by the diagnostic processor; a fifth register that holds a microinstruction stored at an address at which the microprocessor is desired to be stopped and is accessed by the diagnostic processor; and a sixth register that holds an operating mode of the stop circuit and is accessed by the diagnostic processor. and a first circuit that issues a stop request to the microprocessor when the value of the sixth register satisfies the conditions set in the first and fourth registers. Stop control circuit. 2. A second circuit that issues a stop request to the processor when a mode other than the above is specified in the sixth register and conditions set in the first, second, third, and fourth registers are satisfied. 2. The microprocessor stop control circuit according to claim 1, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2266739A JPH04142626A (en) | 1990-10-04 | 1990-10-04 | Stop control circuit for microprocessor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2266739A JPH04142626A (en) | 1990-10-04 | 1990-10-04 | Stop control circuit for microprocessor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04142626A true JPH04142626A (en) | 1992-05-15 |
Family
ID=17435031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2266739A Pending JPH04142626A (en) | 1990-10-04 | 1990-10-04 | Stop control circuit for microprocessor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04142626A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0721056A (en) * | 1993-06-30 | 1995-01-24 | Nec Corp | Software debugging method |
-
1990
- 1990-10-04 JP JP2266739A patent/JPH04142626A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0721056A (en) * | 1993-06-30 | 1995-01-24 | Nec Corp | Software debugging method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005317023A (en) | Breakpoint logic unit, debug logic, and breakpoint method for data processing apparatus | |
JPH04142626A (en) | Stop control circuit for microprocessor | |
JPH08171504A (en) | Emulation device | |
JP2653412B2 (en) | How to set breakpoints | |
JP2525492B2 (en) | Programmable controller | |
JPH04145544A (en) | Debugging device | |
JPH06202907A (en) | Debug support device | |
JPH10240571A (en) | Address tracing circuit | |
JPS6120900B2 (en) | ||
JP2002116926A (en) | Program processor and program processing method | |
JPH05108402A (en) | Debugging device | |
JPH11167500A (en) | Event circuit and debug system for emulator device | |
JP2734382B2 (en) | In-circuit emulator and debugging method thereof | |
JP3118802B2 (en) | Debug circuit using branch history table | |
JP2771688B2 (en) | Modification method of internal control information of information processing equipment | |
JPH02103643A (en) | Interruption generation circuit for debug | |
JPS6334640A (en) | Information processor | |
JPH036758A (en) | Microprocessor | |
JPS63300323A (en) | Information processor | |
JPH0395639A (en) | Information processor | |
JPS58195961A (en) | Microprogram controlling system | |
JPH03252830A (en) | Debugging mechanism for information processor | |
JPH08292903A (en) | Information processor | |
JPH05333956A (en) | Timer circuit | |
JPS6334641A (en) | Information processor |