JPH0414164A - コンピュータネットワークシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多数のコンピュータ（演算プロセッサ）を結合
して並列計算機を構築するためのコンピュータネットワ
ークシステムに関するものである。

〔従来の技術〕

この種のシステムとしては、「情報処理」１９８７．１
月号（Ｖｏ　１．２ｇ）、Ｐ４７〜５５に記載されたバ
タフライスイッチによるシステム、オメガネットワーク
によるシステムが知られている。

〔発明が解決しようとする課題〕

しかしながら、バタフライスイッチによるシステムでは
、データがシリアルに伝送され自己ルーティングが行わ
れており、高速転送が可能であり並列化されるコンピュ
ータの台数の拡張が可能である点で有利なものの、デー
タの転送方向が基本的に一方向であり、コンピュータ間
でのデータの相互交換による処理が行い得ない問題点が
ある。

これに対しオメガネットワークによるシステムでは、こ
のネットワークを介してコンピュータが相互に「要求」
と「応答」とを行い得るものの、実際には２つの独立し
たスッチ網が使用され、独立の網制御か必要となりシス
テムが複雑化するという問題点があった。

また、一般のコンピュータシステムで用いられるバスに
より複数台のコンピュータを接続する手法も考えられる
が、バスは一台のコンピュータにのみ占有可能であるか
ら、同時に複数台のコンピュータが相互にデータ交換を
行うようなシステムを構築することはできず、コンピュ
ータの使用効率か低下するという問題点がある。

そこで本発明では、複数のコンビ二一夕が相互にデータ
交換を行うことができコンピュータの使用効率が低下す
ることなく、また、網制御が簡単でシステムが簡素とな
るコンピュータネットワークシステムを提供することを
目的とする。

〔課題を解決するための手段〕

本発明に係るコンピュータネットワークシステムは、複
数の入力チャネル及び出力チャネルと、これら入力チャ
ネルと出力チャネルとの間を適宜切換接続する複数段の
第１のスイッチ素子とを有し、入力チャネルに到来する
宛先データが付加されセル化された情報を、宛先データ
に基づき複数段の第１のスイッチ素子の切換えを行って
対応する出力チャネルへ送出する自己ルーティング網と
、入力チャネル毎の前段に設けられるバッファメモリと
、複数段の第１のスイッチ素子毎に設けられ到来する情
報の宛先データに基づき衝突検知を行い衝突が生じた場
合に衝突検知信号を衝突により負けた方にだけ出力する
検知信号出力部と、この検知信号出力部から出力される
衝突検知信号に基づきバッファメモリに格納された情報
の送出制御を行うバッファ制御部と、複数段の第１のス
イッチ素子に対応して二重化して設けられ、第１のスイ
ッチ素子と同様に入力チャネルと出力チャネルとの間を
切換接続して検知信号出力部から出力された衝突検知信
号の経路を形成する第２のスイッチ素子とによる網にお
ける複数の入力チャネル及び出力チャネルとに複数のコ
ンピュータを接続するとともに、第１のスイッチ素子に
よる自己ルーティング網によって２つのコンピュータ間
のデータ伝送往路か形成された場合には第２のスイッチ
素子による衝突検知信号の経路をコンピュータ間のデー
タ伝送復路に切換える切換手段とを錨えたことを特徴と
する。

〔作用〕

本発明に係るコンピュータネットワークシステムは、上
記のように構成されるので、基本的な自己ルーティング
網に情報衝突の場合の衝突検知信号を入力チャネル側へ
当該情報が辿ってきた経路を逆に辿る経路が付加されて
おり、この衝突検知信号の経路か情報の衝突がなく２つ
のコンピュータ間が自己ルーティング網により接続され
た場合には情報の復路に転用されることになり、情報の
廃棄率低下のための構成を無駄なく、データの往復のた
めに用い得るようになる。

〔実施例〕 以下、添付図面の第１図乃至第４図を参照して、本発明
の一実施例に係るコンビュータネットヮークシステムを
説明する。

第１図は本発明の一実施例に係るコンピュータネットワ
ークシステムの構成例を示している。このシステムはＰ
−ＰＩ３の１６台のコンピュータ（プロセッサ、メモリ
を少なくとも含む）が相互に網１により接続されている
。図において、左側のコンピュータＰ　　”’−Ｐ　ｔ
ｓと右側のコンピュータＰＯ””ＰＩ３とは同一のもの
を示している。網１は１６人カチャネル、１６出力チヤ
ネルを有する自己ルーティング網であるバンヤン網を基
本的構成としており、これに第３図、第４図で説明する
ように、情報（セル）の衝突検知信号の経路等が設けら
れた構成となっている。入力チャネルＩｏ〜ｌ　と出力
チャネルＯ〜０　との間の丸印で示されているものはス
イッチプロ・ツクである。

このシステムにおいて、コンピュータＰｏ〜Ｐ　間で送
受される情報（データ）はセル化され第２図に示される
如くのフォーマ・ソトとされる。

セルは固定長のビットで構成され、情報フィールド！と
ヘッダ部とから成る。へ・ソダ部の先頭ビ・ソトは当該
セルが有効なセルか無効なセルかを示す識別データ（空
塞ビット）となっている。識別データの次には宛先デー
タ（アドレス）が設けられている。この宛先データは網
１が４段であること対応して４ビツトとされる。

第３図には、第１図のコンピュータネットワークシスム
におけるコンピュータＰ　　、Ｐ　　に接続されるスイ
ッチブロック４０．４００４の部分の詳細構成が示され
ている。コンピュータＰｏ〜Ｐ１５はそれぞれ、本体と
インタフェース部（ＩＦ）とからなっており、コンピュ
ータＰからの要求に係る情報セルは対応の入力チャネル
Ｉのバッファ制御部３へ与えられ、入力バッファメモリ
４に蓄積され、図示せぬクロック発生回路から与えられ
るセル送出タイミングブロックのタイミングで読出され
て第１段目のスイッチブロック４０へ与えられる。

第３図において、ＲＡで示される経路は本来は衝突検知
信号が送られる経路であるが、２つのコンピュータＰの
間で一方から送られた情報が他方へ到達した後には、「
応答」の情報が送られる経路として用いられる。すなわ
ち、バッファ制御部３はセルを送出してから例えば所定
時間を自らのタイマにより検出し、この所定時間しても
衝突検知信号か送られて来なければ、以下の情報をコン
ピュータＰへ送るように切換える。このように、第３図
のコンピュータＰ　　、Ｐ　　から右側部分のｌ 構成は、コンピュータＰ　　、Ｐ　　から「要求」をロ
ー 送出したときの往路・復路として機能する。

第３図のスイッチブロック４０ｏ４は他のコンピュータ
か送出した「要求」の情報をコンピュータＰｏ、Ｐ、へ
与えるためのスイッチプロツつてあり、出力チャネルＯ
、Ｏへ当該情報を送出し、ロー これに対するコンピュータＰ、Ｐｌからの「応答」の情
報をＲＢで示される経路で入力チャネル側へ転送する。

以上のようにコンピュータＰ　　−ＰＩ３間のデータ交
換に係る往路・復路を構成するスイッチブロック４０の
詳細を第４図に示す。

このスイッチブロック４０には情報の通過を制御する第
１のスイッチ素子４１と、より下流（情報か流れてゆく
側を下流とする。）からの衝突検知信号の経路となる第
２のスイッチ素子４２と、スイッチ素子４１．４２の切
換と衝突信号検知信号の出力とを行うコントロラ４３と
、コントローラ４３とともに検知信号ａカ部を構成する
シフトレジスタ４４．４５と、コントローラ４３から出
力された衝突検知信号とスイッチ索子４２を介して送ら
れてくる衝突検知信号との論理和を作るオアケート４６
，４７とが備えられている。

第１、第２のスイッチ素子４１．４２はコントローラ４
３から出力されるスイッチ制御信号Ｓにより、全く同様
に切換えられる。これにより、情報かいくつかのスイッ
チブロック４０を介しであるスイッチブロック４０．へ
到るとすると、衝突検知信号はこのあるスイッチブロッ
ク４０．から上記情報か通ったのと同じスイッチブロッ
ク４０の第２のスイッチ素子４２を介して、上記情報が
入力されたのと同じ入力チャネルまで戻り得るように経
路が形成されることになる。コントローラ４３はセル送
出タイミング信号Ｐ及びビットクロックＣＬＫ　（これ
らは図示せぬクロック発生回路で発生される。）に基づ
き、２つの入力チャネル側から到来するセルの先頭ビッ
トを検出し、これから所定ビット目の宛先データ（当該
スイッチ素子４１．４２で宛先切換えに用いるビット）
をシフトレジスタ４４．４５から取込み、スイッチ素子
４１．４２を切換えて、情報をスイッチ素子４１から送
出する。そして、当該宛先データがスイッチ素子４１の
同じ出力端子を目指すことを示す場合には、例えば斜め
に進行する情報を優先させて通過させるように制御する
とともに、優先させない側のセルが廃棄されたことを示
す衝突検知信号（ＴＡ又はＴＢで、入力Ａが廃棄のとき
ＴＡ。

入力Ｂが廃棄のときＴＢとする。）を出力する。

これにより、衝突検知信号は廃棄された入力チャネルへ
戻され、バッファ制御部３へ与えられる。

優先する側のセルはシフトレジスタ４４（又は４５）か
らそのまま送出されるが、優先されない側のセルはシフ
トレジスタ４４（又は４５）をシフトするときにヌルデ
ータ（無用情報を示す識別データをもつ情報）に変えら
れ、スイッチ索子４１ては宛先と異なる側の出力端子へ
送出される。

このようにして、情報が送出された経路（スイッチブロ
ック４０）と等しい経路を逆進されてきた衝突検知信号
を受取ったバッファ制御部３は、対応するバッファメモ
リ２のセル（ヌルデータとされたセル）を読み出して次
のセル送出タイミングで再送し、衝突検知信号が与えら
れなくなるまでこの動作を続ける（もっとも、再送を繰
返すうちにオーバーフローとなり、セル廃棄が起こるこ
ともある）。これにより、情報の廃棄率か低下するもの
である。また、衝突検知信号が到来しなくなると、新た
なセルの送出を行う。

上記のようにして網１では、情報衝突による情報の廃棄
率の低下がなされるのであるが、情報が各スイッチブロ
ック４０において衝突を起こすことなく　（あるいは、
衝突してもヌルデータとされることなく）−のコンピュ
ータＰから宛先に係るコンピュータＰへ送されたときに
は、スイッチブロック４０と各コンピュータＰ　　−Ｐ
Ｉ３との接続関係が第３図に示されるようであり、各ス
イッチブロック４０が第４図に示される始く構成されて
いるため、衝突検知信号が通過させられる経路によって
上記コンピュータＰ間を接続するようになる。そこで、
該当のバッファ制御部３は、前述のように所定時間以上
衝突検知信号が到来しないことを検出して、これ以降に
衝突検知信号の送出経路（第３図ＲＡ）を送出されてく
る情報を、この入力チャネルＩに接続されたコンピュー
タＰへ転送する。

かくして、一方のコンピュータＰの「要求」に係る情報
が宛先のコンピュータＰへ到来した日には、従来の情報
の経路がそのまま「要求」に係る情報を送った側からの
情報の伝送経路（往路）として用いられ、衝突検知信号
の経路が「応答」に係る情報を送る側からの情報の伝送
経路（復路）として転用される。さて、「要求」に係る
情報を送った側のコンピュータＰは、引き続き情報を送
る場合には（同じ宛先データであっても）第２図に示し
たようなフォーマットによってセルを送出する必要かあ
るか、「応答」に係る情報を送った側のコンピュータは
特に第２図に示されるフォーマットでなくとも、もちろ
ん、第２図に示されるフォーマットであっても、情報を
送出することかできる。なお、コンピュータＰのインタ
フェース部ＩＦは、衝突検知信号の経路を用いて「応答
」に係る情報を送るときには（第３図の左側へ経路ＲＢ
を用いて情報を送るときには）、次のセル送出タイミン
グとなってスイッチブロック４０か切換えられる前であ
ることを要す。逆に言うと、本システムでは、各セル送
出タイミングの間に衝突検知信号の経路を用いた情報の
伝送がなされる。

本発明は上記実施例に限定されるものではなく、種々の
変形が可能である。

例えば、ハソファ制御部３が時間検出を行って情報をコ
ンピュータへ転送するようにしたか、衝突検知信号を特
定のパターンとするか、コンピュータＰから送られる情
報のヘッドに特定のパターンを設けるかして、コンピュ
ータへ転送するか否かを検出するようにしてもよい。ま
た、スイッチブロックの数や構成は実施例のもの以外に
適宜変更可能である。

〔発明の効果〕

以上、詳細に説明したように本発明によれば、情報が衝
突して廃棄された場合には衝突検知信号が送られて再送
処理が行われることから、コンピュータ間の伝送に係る
情報の廃棄率を低下させ得る効果があるとともに、コン
ピュータ間のデータ伝送の復路を上記衝突検知信号の経
路と併用しているので特別の網制御が不要であり、構成
が比較的簡単でありながらコンピュータ間の双方向のデ
ータ伝送が可能となり、コンピュータの使用率の向上を
図ることができる。

構成図である。

１・・・網、３ｏ、３１・・・バッファ制御部、４ｏ、
４．・・・入力バッファメモリ、ＰＯ”　ＰＩ３”’コ
ンピュータ、４０　．４［１，４，、・スイッチブロッ
ク、４１・・・第１のスイッチ素子、４２・・・第２の
スイッチ素子、４３・・・コントローラ、４４．４５・
・・シフトレジスタ。

Claims (1)

1. 【特許請求の範囲】 複数の入力チャネル及び出力チャネルと、これら入力チ
   ャネルと出力チャネルとの間を適宜切換接続する複数段
   の第１のスイッチ素子とを有し、入力チャネルに到来す
   る宛先データが付加されセル化された情報を、前記宛先
   データに基づき前記複数段の第１のスイッチ素子の切換
   えを行って対応する出力チャネルへ送出する自己ルーテ
   ィング網と、 前記入力チャネル毎の前段に設けられるバッファメモリ
   と、 前記複数段の第１のスイッチ素子毎に設けられ到来する
   情報の宛先データに基づき衝突検知を行い衝突が生じた
   場合に衝突検知信号を衝突により負けた方にだけ出力す
   る検知信号出力部と、この検知信号出力部から出力され
   る衝突検知信号に基づき前記バッファメモリに格納され
   た情報の送出制御を行うバッファ制御部と、 前記複数段の第１のスイッチ素子に対応して二重化して
   設けられ、前記第１のスイッチ素子と同様に前記入力チ
   ャネルと前記出力チャネルとの間を切換接続して前記検
   知信号出力部から出力された衝突検知信号の経路を形成
   する第２のスイッチ素子と、 前記複数の入力チャネル及び出力チャネルとに接続され
   た複数のコンピュータと、 前記第１のスイッチ素子による自己ルーティング網によ
   って２つのコンピュータ間のデータ伝送往路が形成され
   た場合には前記第２のスイッチ素子による衝突検知信号
   の経路を前記コンピュータ間のデータ伝送復路に切換え
   る切換手段とを備えたことを特徴とするコンピュータネ
   ットワークシステム。