JPH04139759A - Manufacture of mos semiconductor device - Google Patents
Manufacture of mos semiconductor deviceInfo
- Publication number
- JPH04139759A JPH04139759A JP2261497A JP26149790A JPH04139759A JP H04139759 A JPH04139759 A JP H04139759A JP 2261497 A JP2261497 A JP 2261497A JP 26149790 A JP26149790 A JP 26149790A JP H04139759 A JPH04139759 A JP H04139759A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate oxide
- thick
- film
- thick gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 20
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にＭＯＳ型半
導体装置のゲート酸化膜の膜質の向上を図った製造方法
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of manufacturing a MOS type semiconductor device in which the quality of a gate oxide film is improved.
一般にＭＯＳ型半導体装置においては、高耐圧素子を構
成する場合にはゲート酸化膜およびフィールド酸化膜を
厚く形成する必要がある。したがって、第２図に示すよ
うに、同一半導体装置内に低耐圧ロジック部りのような
低耐圧素子と、高耐圧ドライバ部Ｈのような高耐圧素子
を含むＭＯＳ型半導体装置では、各素子に対応して薄い
ゲート酸化膜および薄いフィールド酸化膜と、厚いゲー
ト酸化膜および厚いフィールド酸化膜とをそれぞれ形成
する必要がある。このため、従来では、各素子に共通す
る厚いフィールド酸化膜を形成した後に、厚いゲート酸
化膜と、薄いゲート酸化膜および薄いフィールド酸化膜
を形成する工程が採用されている。Generally, in a MOS type semiconductor device, it is necessary to form a gate oxide film and a field oxide film thickly when forming a high breakdown voltage element. Therefore, as shown in FIG. 2, in a MOS semiconductor device that includes a low breakdown voltage element such as a low breakdown voltage logic section and a high breakdown voltage element such as a high breakdown voltage driver section H in the same semiconductor device, each element is Correspondingly, it is necessary to form a thin gate oxide film, a thin field oxide film, and a thick gate oxide film and a thick field oxide film, respectively. For this reason, conventionally, a process has been adopted in which a thick field oxide film common to each element is formed, and then a thick gate oxide film, a thin gate oxide film, and a thin field oxide film are formed.
従来の製造方法を第３図に示す。A conventional manufacturing method is shown in FIG.
先ず、第３図（ａ）のように、Ｎ−エピタキシャル層１
表面全体にカバー用酸化膜３を成長し、所要パターンの
マスクとフォトレジストを使用してマスク用酸化膜４を
成長する。そして、このマスク酸化膜４を利用してウェ
ハ表面よりイオン注入し、かつ熱処理をしてＰ−ウェル
領域２を形成する。First, as shown in FIG. 3(a), an N-epitaxial layer 1 is formed.
A cover oxide film 3 is grown over the entire surface, and a mask oxide film 4 is grown using a mask with a desired pattern and photoresist. Then, using this mask oxide film 4, ions are implanted from the wafer surface and a heat treatment is performed to form a P-well region 2.
次に、第３図（ｂ）のように、前記カバー用酸化膜３と
マスク用酸化膜４を除去し、再度カバー用酸化膜３Ａを
成長した後、窒化膜８を成長する。Next, as shown in FIG. 3(b), the cover oxide film 3 and mask oxide film 4 are removed, a cover oxide film 3A is grown again, and then a nitride film 8 is grown.
そして、この窒化膜８をフィールド形成用フォトレジス
ト９を用いてエツチングする。さらに、この上にフォト
レジスト５を選択形成し、このフォトレジスト５を利用
してイオン注入し、Ｐ゛ガードリング顯域６を形成する
。Then, this nitride film 8 is etched using a photoresist 9 for field formation. Further, a photoresist 5 is selectively formed on this, and ions are implanted using this photoresist 5 to form a P guard ring face region 6.
次いで、第３図（Ｃ）のように、フォトレジスト５．９
を除去した後、前記窒化膜８をマスクとした選択酸化法
により厚いフィールド酸化膜１０を成長させる。Next, as shown in FIG. 3(C), photoresist 5.9
After removing the nitride film 8, a thick field oxide film 10 is grown by selective oxidation using the nitride film 8 as a mask.
次に、第３図（ｄ）のように、前記窒化膜８をウェット
エツチングにより除去し、さらに前記カバー用酸化膜３
Ａをエツチング除去する。Next, as shown in FIG. 3(d), the nitride film 8 is removed by wet etching, and the cover oxide film 3 is removed.
Remove A by etching.
そして、第３図（ｅ）のように、熱処理によりＮ−エピ
タキシャル層１の表面に新たに厚いゲート酸化膜７を成
長する。Then, as shown in FIG. 3(e), a new thick gate oxide film 7 is grown on the surface of the N-epitaxial layer 1 by heat treatment.
次に、第３図（ｆ）のように、高耐圧ドライバ部Ｈをフ
ォトレジスト１１で覆い、酸化膜エツチングを行って低
耐圧ロジック部りの厚いゲート酸化膜７を完全に除去す
る。このとき、同時に低耐圧ロジック部りに存在した厚
いフィールド酸化膜１０の膜厚を低減して薄いフィール
ド酸化膜１３にする。Next, as shown in FIG. 3(f), the high breakdown voltage driver section H is covered with a photoresist 11, and oxide film etching is performed to completely remove the thick gate oxide film 7 in the low breakdown voltage logic section. At this time, at the same time, the thickness of the thick field oxide film 10 existing in the low breakdown voltage logic area is reduced to make the field oxide film 13 thinner.
最後に、第３図（ｇ）のように、フォトレジスト１１を
除去し、熱処理により低耐圧ロジック部りに新たな薄い
ゲート酸化膜１２を形成する。Finally, as shown in FIG. 3(g), the photoresist 11 is removed and a new thin gate oxide film 12 is formed in the low voltage logic area by heat treatment.
（発明が解決しようとする課題〕
上述した従来の製造方法では、特に高耐圧ドライバ部Ｈ
においては、厚いフィールド酸化膜１０を形成した後に
、ゲート部のカバー用酸化膜３Ａを一旦除去し、その上
で新たに厚いゲート酸化膜７を形成している。このため
、厚いゲート酸化膜７と厚いフィールド酸化膜１０との
境界部分では、ゲート酸化膜７の形成時にＮ−エピタキ
シャル層１の表面側に厚いフィールド酸化膜ＩＯが存在
することになり、シリコンに充分に酸素が供給されなく
なる。さらに、約１００００人〜２００００人の厚いフ
ィールド酸化膜１０の形成により発生する応力を受けな
がら、２０００λ〜ａｏｏｏ人の厚いゲート酸化膜７を
成長させることになる。したがって、形成される厚いゲ
ート酸化Ｍ７は、フィールド酸化膜１０との境界部分と
、この境界から離れた部分とで膜厚、膜質が相違され、
特に境界部分では絶縁耐圧が低下される。(Problems to be Solved by the Invention) In the conventional manufacturing method described above, especially the high voltage driver section H
In this method, after forming a thick field oxide film 10, the cover oxide film 3A of the gate portion is once removed, and a new thick gate oxide film 7 is formed thereon. Therefore, at the boundary between the thick gate oxide film 7 and the thick field oxide film 10, a thick field oxide film IO is present on the surface side of the N- epitaxial layer 1 when the gate oxide film 7 is formed. Not enough oxygen is supplied. Further, a gate oxide film 7 having a thickness of 2000 λ to 2000 μm is grown while being subjected to the stress generated by the formation of the field oxide film 10 having a thickness of approximately 10000 to 20000 μm. Therefore, the thick gate oxide M7 that is formed has different film thickness and film quality between the boundary part with the field oxide film 10 and the part away from this boundary.
In particular, the dielectric strength is lowered at the boundary.
したがって、厚いゲート酸化膜から厚いフィールド酸化
膜上にまで電極が延在する構成の高耐圧トランジスタを
構成したような場合に、この電極に２００〜３００■の
高い電圧が印加されると、厚いフィールド酸化膜と厚い
ゲート酸化膜との境界部分で絶縁破壊が発生し、品質低
下２歩留低下が生しるという問題がある。Therefore, when a high voltage transistor is configured in which an electrode extends from a thick gate oxide film to a thick field oxide film, and a high voltage of 200 to 300 μm is applied to this electrode, the thick field oxide film There is a problem in that dielectric breakdown occurs at the boundary between the oxide film and the thick gate oxide film, resulting in a decrease in quality and a decrease in yield.
本発明の目的は、このような絶縁耐圧の低下を防止した
ゲート酸化膜を形成する方法を提供することにある。An object of the present invention is to provide a method for forming a gate oxide film that prevents such a decrease in dielectric strength voltage.
〔発明が解決しようとする課題］
本発明の半導体装置の製造方法は、半導体基体の表面に
厚いゲート酸化膜を形成する工程と、この厚いゲート酸
化膜の所要領域を窒化膜等の耐酸化膜で覆う工程と、こ
の耐酸化膜以外の領域を酸化して厚いフィールド酸化膜
を形成する工程とを含んでいる。[Problems to be Solved by the Invention] The method for manufacturing a semiconductor device of the present invention includes a step of forming a thick gate oxide film on the surface of a semiconductor substrate, and covering a required area of the thick gate oxide film with an oxidation-resistant film such as a nitride film. and a step of oxidizing areas other than this oxidation-resistant film to form a thick field oxide film.
また、厚いゲート酸化膜および厚いフィールド酸化膜の
各一部をマスクした上で、他の厚いゲート酸化膜をエツ
チング除去しかつ他の厚いフィールド酸化膜の膜厚を低
減する工程と、工゛ツチング除去した厚いゲート酸化膜
の代わりに薄いゲート酸化膜を形成する工程とを含んで
いる。In addition, after masking each part of the thick gate oxide film and the thick field oxide film, a process of etching away the other thick gate oxide film and reducing the film thickness of the other thick field oxide film, and a process of etching are performed. and forming a thin gate oxide film in place of the removed thick gate oxide film.
〔作用〕
本発明によれば、厚いゲート酸化膜を厚いフィールド酸
化膜よりも前工程で形成するので、厚いゲート酸化膜の
酸化時に酸素供給の不均一が生じることがなく、厚いゲ
ート酸化膜の膜質を均一にして厚いフィールド酸化膜と
の境界部分での絶縁耐圧の低下を防止する。[Function] According to the present invention, since the thick gate oxide film is formed in the previous step than the thick field oxide film, uneven oxygen supply does not occur during oxidation of the thick gate oxide film, and the thick gate oxide film is The film quality is made uniform to prevent a drop in dielectric strength voltage at the boundary with a thick field oxide film.
また、その後に厚いゲート酸化膜を除去して薄いゲート
酸化膜を形成し、かつ厚いフィールド酸化膜の膜厚を低
減して薄いフィールド酸化膜を形成することで、高耐圧
素子と低耐圧素子を備える半導体装置の製造を可能とす
る。Furthermore, by removing the thick gate oxide film and forming a thin gate oxide film, and reducing the thickness of the thick field oxide film to form a thin field oxide film, high-voltage devices and low-voltage devices can be combined. This makes it possible to manufacture a semiconductor device equipped with a semiconductor device.
次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
本発明の一実施例を第１図の断面図に示す。なお、第１
図は第２図に示した半導体装置の低耐圧ロジック部と高
耐圧ドライバ部とをそれぞれ示す断面図である。One embodiment of the present invention is shown in the sectional view of FIG. In addition, the first
The figures are cross-sectional views showing a low breakdown voltage logic section and a high breakdown voltage driver section of the semiconductor device shown in FIG. 2, respectively.
先ず、第１図（ａ）のように、Ｎ−エピタキシャル層１
の表面全体にカバー用酸化膜３を成長し、所要パターン
のマスクとフォトレジストを使用してマスク用酸化膜４
を成長し、ウエノ＼表面よりイオン注入し、かつ熱処理
によりＰ−ウェル領域２を形成する。First, as shown in FIG. 1(a), an N-epitaxial layer 1 is formed.
A cover oxide film 3 is grown over the entire surface of the mask oxide film 4 using a mask with a desired pattern and a photoresist.
is grown, ions are implanted from the Ueno surface, and a P-well region 2 is formed by heat treatment.
次に、第１図（ｂ）のように全面の酸化膜を除去した上
で、所要パターンにフォトレジスト５を形成し、これを
マスクにして表面よりＰ型不純物をイオン注入し、Ｐ°
型ガードリング領域６を形成する。Next, as shown in FIG. 1(b), after removing the oxide film on the entire surface, a photoresist 5 is formed in the desired pattern, and using this as a mask, P-type impurities are ion-implanted from the surface.
A mold guard ring region 6 is formed.
次いで、第１図（Ｃ）のように、前記フォトレジスト５
を除去した後、熱処理により全面に厚さが約２０００人
〜８０００人の厚いゲート酸化膜７を成長させ、さらに
窒化膜８を成長させる。そして、所要パターンに形成し
たフォトレジスト９を用いて窒化膜８をエツチングする
。そして、前記フォトレジスト９を除去した後に、第１
図（ｄ）のように、熱処理により約１００００人〜３０
０００人の厚いフィールド酸化膜１０を成長させる。Next, as shown in FIG. 1(C), the photoresist 5
After removing the gate oxide film 7, a thick gate oxide film 7 having a thickness of approximately 2,000 to 8,000 wafers is grown over the entire surface by heat treatment, and a nitride film 8 is further grown. Then, the nitride film 8 is etched using the photoresist 9 formed into a desired pattern. After removing the photoresist 9, the first
As shown in figure (d), approximately 10,000 to 30
1. Grow a thick field oxide 10 of 1,000 nm.
次に、第１図（ｅ）のように、ウェットエツチングによ
り窒化膜８を除去した上で、フォトレジスト１１を用い
て高耐圧ドライバ部Ｈを覆い、このフォトレジスト１１
をマスクにして低耐圧ロジック部りの厚いゲート酸化膜
７をエツチング除去する。このとき、低耐圧ロジック部
りのフィールド酸化膜はエツチングにより膜厚が低減さ
れて薄いフィールド酸化膜１３ （１００００人〜２０
０００人）として形成される。Next, as shown in FIG. 1(e), after removing the nitride film 8 by wet etching, the high voltage driver section H is covered with a photoresist 11.
Using as a mask, the thick gate oxide film 7 in the low breakdown voltage logic portion is removed by etching. At this time, the thickness of the field oxide film in the low voltage logic area is reduced by etching, and the thickness of the field oxide film 13 (10,000 to 20
000 people).
次に、第１図（ｆ）のように、前記フォトレジスト１１
を除去した後、熱処理により低耐圧ロジック部りに新た
に薄いゲート酸化膜１２を形成する。その後、多結晶シ
リコン膜を選択的に形成して所要箇所、すなわち低耐圧
ロジック部りでは薄いゲート酸化膜１２上に、高耐圧ド
ライバ部Ｈでは厚い酸化膜７および厚いフィールド酸化
膜１０上にわたってそれぞれゲート電極１４を形成する
。Next, as shown in FIG. 1(f), the photoresist 11
After removing the gate oxide film 12, a new thin gate oxide film 12 is formed in the low breakdown voltage logic section by heat treatment. Thereafter, a polycrystalline silicon film is selectively formed at required locations, that is, over the thin gate oxide film 12 in the low voltage logic area, and over the thick oxide film 7 and the thick field oxide film 10 in the high voltage driver area H. A gate electrode 14 is formed.
そして、高耐圧ドライバ部Ｈでは、ゲート電極１４およ
びフォトレジスト１５を利用して厚いゲート酸化膜７を
選択的にエツチングする。Then, in the high voltage driver section H, the thick gate oxide film 7 is selectively etched using the gate electrode 14 and the photoresist 15.
しかる後、第１図（ｇ）のように、常法によって不純物
の拡散、注入を行い、Ｎ″領域１６．Ｎ”領域１７．Ｐ
″領域１８を形成する。さらに、眉間絶縁膜１９を形成
し、かつ所要箇所にコンタクトホールを開設し、その上
にアルミニウム等によりソース電極２０およびドレイン
電極２１を形成することで、半導体装置が完成される。Thereafter, as shown in FIG. 1(g), impurities are diffused and implanted by a conventional method to form N'' region 16, N'' region 17. P
'' region 18 is formed.Furthermore, a glabella insulating film 19 is formed, contact holes are opened at required locations, and a source electrode 20 and a drain electrode 21 are formed from aluminum or the like thereon, thereby completing the semiconductor device. be done.
したがって、この製造方法では、第１図（ｃ）の工程で
先に厚いゲート酸化膜７を形成し、その後に第１図（ｄ
）の工程で厚いフィールド酸化膜ｌＯを形成しているの
で、厚いゲート酸化膜７の形成時に酸素供給の不均一が
生じることがなく、またフィールド酸化膜による応力の
影響もなく、厚いゲート酸化膜７を均一に形成すること
ができる。これにより、厚いゲート酸化膜７と厚いフィ
ールド酸化膜１０との境界部分における絶縁耐圧の低下
が防止でき、これらの上に電極を形成した場合でも半導
体装置の品質向上２歩留向上が可能となる。Therefore, in this manufacturing method, the thick gate oxide film 7 is first formed in the step of FIG. 1(c), and then the thick gate oxide film 7 is formed in the step of FIG.
) Since the thick field oxide film 1O is formed in the process of step ), uneven oxygen supply does not occur when forming the thick gate oxide film 7, and there is no influence of stress due to the field oxide film. 7 can be formed uniformly. This prevents a drop in dielectric strength at the boundary between the thick gate oxide film 7 and the thick field oxide film 10, and even when electrodes are formed on these, it is possible to improve the quality and yield of semiconductor devices. .
なお、薄いフィールド酸化膜１３および薄いゲート酸化
膜１２は従来と同様に形成でき、第２図に示したような
半導体装置を形成する上で何ら不具合は生じない。Incidentally, the thin field oxide film 13 and the thin gate oxide film 12 can be formed in the same manner as in the conventional method, and no problems will occur in forming the semiconductor device shown in FIG.
以上説明したように本発明は、厚いゲート酸化膜を厚い
フィールド酸化膜よりも前工程で形成するので、厚いゲ
ート酸化膜の膜質を均一にでき、厚いゲート酸化膜と厚
いフィールド酸化膜との境赤部分での絶縁耐圧の低下を
防止でき、品質および歩留りを向上した半導体装置を製
造できる効果がある。As explained above, in the present invention, since the thick gate oxide film is formed in the previous step than the thick field oxide film, the film quality of the thick gate oxide film can be made uniform, and the boundary between the thick gate oxide film and the thick field oxide film can be made uniform. This has the effect of preventing a decrease in dielectric strength voltage in the red portion, and making it possible to manufacture semiconductor devices with improved quality and yield.
また、厚いゲート酸化膜を除去して薄いゲート酸化膜を
形成し、かつ厚いフィールド酸化膜の膜厚を低減して薄
いフィールド酸化膜を形成することで、高耐圧素子と低
耐圧素子を備える半導体装置を製造することも可能であ
る。In addition, by removing the thick gate oxide film to form a thin gate oxide film and reducing the thickness of the thick field oxide film to form a thin field oxide film, semiconductors with high withstand voltage elements and low withstand voltage elements can be manufactured. It is also possible to manufacture the device.
第１図（ａ）ないし第１図（ｇ）は本発明の一実施例を
製造工程順に示す断面図、第２図は本発明が適用される
半導体装置のレイアウト図、第３図（ａ）ないし第３図
（ｇ）は従来の製造方法の工程一部を工程順に示す断面
図である。
１・・・Ｎ−エピタキシャル層、２・・・Ｐ−ウェルｅ
Ｉ域、３．３Ａ・・・カバー用酸化膜、４・・・マスク
用酸化膜、５・・・フォトレジスト、６・・・Ｐ゛ガー
ドリング領域７・・・厚いゲート酸化膜、８・・・窒化
膜、９・・・フォトレジスト、１０・・・厚いフィール
ド酸化膜、１１・・・フォトレジスト、１２・・・薄い
ゲート酸化膜、１３・・・薄いフィールド酸化膜、１４
・・・ゲート電極、１５・・・フォトレジスト、１６・
・・Ｎ゛領域１７・・・Ｎ″領域１８・・・Ｐ″領域１
９・・・層間絶縁膜、２０・・・ソース電極、２１・・
・ドレイン電極。
手続争甫正書（方式）
平成
３年
２月１４日1(a) to 1(g) are cross-sectional views showing an embodiment of the present invention in the order of manufacturing steps, FIG. 2 is a layout diagram of a semiconductor device to which the present invention is applied, and FIG. 3(a) FIGS. 3(g) to 3(g) are cross-sectional views showing a part of the steps of the conventional manufacturing method in the order of steps. 1...N-epitaxial layer, 2...P-well e
I area, 3.3A... Oxide film for cover, 4... Oxide film for mask, 5... Photoresist, 6... P'guard ring region 7... Thick gate oxide film, 8. ... Nitride film, 9... Photoresist, 10... Thick field oxide film, 11... Photoresist, 12... Thin gate oxide film, 13... Thin field oxide film, 14
... Gate electrode, 15... Photoresist, 16.
...N'' area 17...N'' area 18...P'' area 1
9... Interlayer insulating film, 20... Source electrode, 21...
・Drain electrode. Procedural Dispute Manual (Method) February 14, 1991
Claims (1)
程と、この厚いゲート酸化膜の所要領域を窒化膜等の耐
酸化膜で覆う工程と、この耐酸化膜以外の領域を酸化し
て厚いフィールド酸化膜を形成する工程とを含むことを
特徴とするＭＯＳ型半導体装置の製造方法。 ２、厚いゲート酸化膜および厚いフィールド酸化膜の各
一部をマスクした上で、他の厚いゲート酸化膜をエッチ
ング除去しかつ他の厚いフィールド酸化膜の膜厚を低減
する工程と、エッチング除去した厚いゲート酸化膜の代
わりに薄いゲート酸化膜を形成する工程とを含む特許請
求の範囲第１項記載のＭＯＳ型半導体装置の製造方法。[Claims] 1. A step of forming a thick gate oxide film on the surface of a semiconductor substrate, a step of covering a required area of this thick gate oxide film with an oxidation-resistant film such as a nitride film, and a step of forming a thick gate oxide film on the surface of a semiconductor substrate; A method of manufacturing a MOS type semiconductor device, comprising the step of oxidizing a region to form a thick field oxide film. 2. After masking each part of the thick gate oxide film and the thick field oxide film, the process of etching away the other thick gate oxide film and reducing the film thickness of the other thick field oxide film; 2. The method of manufacturing a MOS type semiconductor device according to claim 1, further comprising the step of forming a thin gate oxide film instead of a thick gate oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261497A JPH04139759A (en) | 1990-09-29 | 1990-09-29 | Manufacture of mos semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261497A JPH04139759A (en) | 1990-09-29 | 1990-09-29 | Manufacture of mos semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04139759A true JPH04139759A (en) | 1992-05-13 |
Family
ID=17362734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2261497A Pending JPH04139759A (en) | 1990-09-29 | 1990-09-29 | Manufacture of mos semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04139759A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060194A (en) * | 2001-08-10 | 2003-02-28 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method therefor |
| JP2003060074A (en) * | 2001-08-10 | 2003-02-28 | Sanyo Electric Co Ltd | Method for forming gate insulating film |
| JP2006128668A (en) * | 2004-10-27 | 2006-05-18 | Samsung Electronics Co Ltd | High voltage transistor and methods of manufacturing the same |
-
1990
- 1990-09-29 JP JP2261497A patent/JPH04139759A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060194A (en) * | 2001-08-10 | 2003-02-28 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method therefor |
| JP2003060074A (en) * | 2001-08-10 | 2003-02-28 | Sanyo Electric Co Ltd | Method for forming gate insulating film |
| JP2006128668A (en) * | 2004-10-27 | 2006-05-18 | Samsung Electronics Co Ltd | High voltage transistor and methods of manufacturing the same |
| JP2012119718A (en) * | 2004-10-27 | 2012-06-21 | Samsung Electronics Co Ltd | High breakdown voltage transistor and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0799189A (en) | Manufacture of semiconductor device | |
| JPH04162528A (en) | Manufacture of semiconductor device | |
| JPH04139759A (en) | Manufacture of mos semiconductor device | |
| US8044487B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPS59130465A (en) | Manufacture of metal insulator semiconductor device | |
| JPH04297063A (en) | Manufacture of semiconductor device | |
| JP2689710B2 (en) | Method for manufacturing semiconductor device | |
| JPH03239368A (en) | Semiconductor device | |
| JP2817226B2 (en) | Method for manufacturing semiconductor device | |
| JPH03123082A (en) | Manufacture of semiconductor device | |
| JPH065562A (en) | Formation of semiconductor thin film | |
| JP5020055B2 (en) | Manufacturing method of semiconductor device | |
| JPS59177940A (en) | Manufacture of element isolation region | |
| JPH0349236A (en) | Manufacture of mos transistor | |
| KR100282339B1 (en) | Device isolation method of semiconductor device | |
| JPS63144543A (en) | Formation of semiconductor interelement isolation region | |
| JPH01223741A (en) | Semiconductor device and manufacture thereof | |
| JPH05335407A (en) | Manufacture of semiconductor device | |
| JPH0766400A (en) | Semiconductor and its manufacture | |
| JPH04290471A (en) | Manufacture of semiconductor device | |
| JPS6135550A (en) | Semiconductor and manufacture therefor | |
| JPH01122167A (en) | Manufacture of semiconductor device | |
| TW200539295A (en) | Method for enhancing field oxide and integrated circuit with enhanced field oxide | |
| JPH0621444A (en) | Manufacture od semiconductor device | |
| JPS62199065A (en) | Semiconductor device and manufacture thereof |