JPH04139710A - Laminated ceramic capacitor and manufacture thereof - Google Patents

Laminated ceramic capacitor and manufacture thereof

Info

Publication number
JPH04139710A
JPH04139710A JP26068290A JP26068290A JPH04139710A JP H04139710 A JPH04139710 A JP H04139710A JP 26068290 A JP26068290 A JP 26068290A JP 26068290 A JP26068290 A JP 26068290A JP H04139710 A JPH04139710 A JP H04139710A
Authority
JP
Japan
Prior art keywords
layer
internal electrodes
capacitance
pattern
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26068290A
Other languages
Japanese (ja)
Inventor
Haruo Kuraki
椋木 春雄
Kazuo Naganuma
一夫 長沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP26068290A priority Critical patent/JPH04139710A/en
Publication of JPH04139710A publication Critical patent/JPH04139710A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PURPOSE:To easily and freely adjust the capacitance of a laminated ceramic capacitor by making each adjacent internal electrodes facing each other to have at least one pattern which does not affect the capacitance while the electrodes have an overlapped part. CONSTITUTION:This laminated ceramic capacitor is constituted by piling up seven green sheets and the six layers from the first layer to the sixth layer are formed by alternately piling up inductive ceramic green sheets (a) and (b) so that their crossing areas can becomes S0. The seventh layer is put on the sixth layer in such a state that the seventh layer is shifted from the sixth layer by t in the length direction so that the crossing area with the sixth layer can becomes S. After the green sheets are piled up, they are press-contacted with each other and laminated body is cut into each block along cutting lines aligned to each other from the first sheet to the sixth sheet. When the green sheets are piled up in such a way, sections where internal electrodes which are originally to be connected to different electrodes on the same electrode-side end face are led out are formed on one or both end faces of the sixth and seventh layers from the top. However, since the sixth and seventh layers are short-circuited with each other, these parts have the same potential and no capacitance is produced.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は積層セラミックコンデンサとその製造方法に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multilayer ceramic capacitor and a method for manufacturing the same.

[従来の技術] 従来、積層セラミックコンデンサは、第5図および6図
中に2および3でそれぞれ示した内部電極AおよびBを
印刷した薄い誘電体層を第5図に示すように交互に対向
させて配置し、これら2種類の電極の一端をコンデンサ
素体の異なる端面にそれぞれ交互に導出し、そこに形成
する図中1の外部電極と接続した構成であった。この場
合内部電極は隣接するもの同士の重なりが第6図に示す
ような態様となるようにして、幅方向に多少の位置ずれ
があっても重なり合う面積が変化しないようにしていた
。すなわち、故意に幅の寸法を幾分変化させたA、82
種類のパターンを用意してAlBを持つシートを交互に
積層配置し、幅方向に多少のずれがあっても第6図のS
。に示す部分(クロスハツチ部分)の面積が変化しない
ようにして静電容量の大きさが一定に保たれるようにし
ていた。
[Prior Art] Conventionally, multilayer ceramic capacitors have thin dielectric layers printed with internal electrodes A and B, indicated by 2 and 3 in FIGS. 5 and 6, which are alternately opposed to each other as shown in FIG. One end of these two types of electrodes was alternately led out to different end faces of the capacitor body, and connected to the external electrode 1 in the figure formed there. In this case, adjacent internal electrodes overlapped with each other in a manner as shown in FIG. 6, so that even if there was some positional deviation in the width direction, the overlapping area did not change. That is, A, 82 whose width dimension was intentionally changed somewhat.
By preparing various patterns and stacking AlB sheets alternately, even if there is some deviation in the width direction, the S
. The size of the capacitance was kept constant by not changing the area of the part shown in (cross-hatch part).

このような積層セラミックコンデンサの製造方法は、通
常次のようなものである。
A method for manufacturing such a multilayer ceramic capacitor is generally as follows.

まず誘電体磁器原料粉末と有機バインダとを混合してス
ラリーを構成し、得られたスラリーを長尺なベースフィ
ルム上にドクターブレード法等の塗布方法によって連続
的に薄く塗布してシート状にし、乾燥する。乾燥後シー
トをベースフィルムから剥離して、所定の大きさに切断
しセラミックグリーンシートを形成する。次いて、この
グリンシート上に、同一種類のパターンAまたはBから
なる複数の内部電極を多数スクリーン印刷したシートを
A、B各パターンにつき多数作製する。
First, a dielectric porcelain raw material powder and an organic binder are mixed to form a slurry, and the resulting slurry is continuously and thinly applied onto a long base film using a coating method such as a doctor blade method to form a sheet. dry. After drying, the sheet is peeled off from the base film and cut into a predetermined size to form a ceramic green sheet. Next, on this green sheet, a large number of sheets are prepared by screen printing a plurality of internal electrodes each having the same type of pattern A or B for each pattern A and B.

この内部電極の印刷は、どちらのパターンを持つシート
についても、隣接する素体と連続する2個分の内部電極
となる矩形パターンが等間隔に複数配置されるように行
う。
The internal electrodes are printed in such a way that a plurality of rectangular patterns that form two internal electrodes that are continuous with the adjacent element body are arranged at equal intervals on the sheet having either pattern.

次に電極パターンA、Bがそれぞれ印刷されたグリーン
シートを下記の態様で積層する。すなわち、まず内部電
極を印刷していないグリーンシートを置き、その上にパ
ターンA(またはパターンB)の内部電極を印刷したグ
リーンシートを置き、さらにその上にパターンB(また
はパターンA)の内部電極を印刷したグリーンシートを
置き、これを繰り返してパターンAのシート、パターン
Bのシートを交互に積層していくのであるがこの際、あ
るシート上のパターンAの長手方向の2等分線(対称軸
)と隣接するシート上のパターンBのパターン間隔の2
等分線(対称軸)とが重なり合うように順次重ね、最後
に内部電極を印刷していないグリーンシートを重ねる。
Next, green sheets on which electrode patterns A and B are printed are stacked in the following manner. That is, first place a green sheet with no internal electrodes printed on it, place a green sheet with pattern A (or pattern B) internal electrodes printed on it, and then place pattern B (or pattern A) internal electrodes on top of it. A green sheet printed with is placed, and this is repeated to alternately stack pattern A sheets and pattern B sheets. 2 of the pattern spacing of pattern B on the adjacent sheet
Layer them one after another so that the equal dividing lines (axes of symmetry) overlap, and finally layer the green sheets on which no internal electrodes are printed.

このように積層したグリーンシートを圧着して一体化す
る。この圧着は、裁断後の素体において長手方向の両端
面に前記A、82種類の内部電極の末端部が、交互に導
出されるように矩形パターンとパターン間隔それぞれの
2等分線を一致させた位置で裁断し、対向する端面に内
部電極が交互に露出したチップ素子とする。このように
して得られたチップ素子の長手方向の両端面すなわち積
層されたシートの内部電極が交互に導出されている面に
それぞれ外部電極ペーストを塗布した後これを焼成し、
第5図に示すよ・うな積層セラミックコンデンサを得て
いた。
The green sheets stacked in this manner are pressed together to integrate them. This crimping is carried out by aligning the bisectors of the rectangular pattern and the pattern interval so that the ends of the 82 types of internal electrodes are alternately drawn out on both end faces in the longitudinal direction of the cut element. The chip element is then cut at the position where the internal electrodes are exposed alternately on the opposing end faces. After applying external electrode paste to both longitudinal end surfaces of the thus obtained chip element, that is, the surfaces from which the internal electrodes of the laminated sheets are alternately led out, the paste is fired.
A multilayer ceramic capacitor as shown in Figure 5 was obtained.

このような積層セラミックコンデンサの取得静電容量は
、誘電体層を介して対向する内部電極の交差面積および
誘電体層の厚さによって律せられる。したがって静電容
量をわずかに変えようとする場合は、一つには第7およ
び8図に示すように、対向する複数対の内部電極の少な
くとも一対の内部電極交差面積Sが他のすべての対の内
部電極交差面積S。よりわずかに小さく(あるいは大き
く)なるような第3のパターンの内部電極C(第8図の
4)を印刷したグリーンシートをさらに用意して、これ
を前記グリーンシート積層体のパターンのあるシートの
うちの最末端層のシートに代えて用い(第7図の4)で
、わずかに小さく (または大きく)変化した静電容量
を取得していた。
The acquired capacitance of such a multilayer ceramic capacitor is determined by the intersection area of internal electrodes facing each other with a dielectric layer in between and the thickness of the dielectric layer. Therefore, when trying to change the capacitance slightly, one of the things to do is to make sure that the intersection area S of at least one pair of internal electrodes of the plurality of opposing pairs of internal electrodes is larger than that of all other pairs, as shown in FIGS. 7 and 8. Internal electrode intersection area S. Further prepare a green sheet on which a third pattern of internal electrodes C (4 in FIG. 8) that is slightly smaller (or larger) is printed, and add this to the patterned sheet of the green sheet laminate. When I used it in place of the sheet at the end of the layer (4 in Figure 7), I obtained a slightly smaller (or larger) change in capacitance.

二つには、第9図の積層断面図に示すように他のシート
と厚みの異なる厚いグリーンシートを用意して、前記内
部電極を印刷するシートの一部に用いて、対向電極間の
間隔、すなわち誘電体層の厚さを変えることにより、変
化した静電容量を取得していた。
Second, as shown in the stacked cross-sectional view in Figure 9, a thick green sheet with a different thickness from other sheets is prepared, and used as a part of the sheet on which the internal electrodes are printed, and the distance between the opposing electrodes is adjusted. That is, by changing the thickness of the dielectric layer, a changed capacitance was obtained.

[発明が解決しようとする課題] 前記従来の技術による静電容量の調整方法では、調整す
る静電容量の値によって、数種類の内部電極パターンを
印刷したグリーンシート或いは数種類の厚みの異なるグ
リーンシートを用意しなければならず、いずれも多数の
異なるパターンのシート、または多数の異なる厚さのシ
ートを必要としていた。そのためこれら多数のシートの
管理が複雑になり極めて煩わしいものであった。また、
静電容量の微調整が極めて困難であり、生産性が大幅に
低下していた。
[Problems to be Solved by the Invention] In the capacitance adjustment method according to the above-mentioned conventional technology, depending on the capacitance value to be adjusted, green sheets printed with several types of internal electrode patterns or several types of green sheets with different thicknesses are used. Each requires a large number of sheets with different patterns or a large number of different thicknesses. Therefore, management of these many sheets has become complicated and extremely troublesome. Also,
Fine adjustment of capacitance was extremely difficult, resulting in a significant drop in productivity.

本発明は上記従来の技術の問題点を解決し、せいぜいA
、82種類の基本パターンを印刷(−だグリーンシート
だけを用いて、すなわち、それ以外には複数の異なるパ
ターンまたは複数の異なる厚さを持つグリーンシートを
用いることなく製造された任意の所望の静電容量を持つ
積層セラミックコンデンサあるいはそのような複数の異
なるパターンまたは厚さを持つシートを用意することな
く、静電容量の調整を容易かつ自在に行うことのできる
積層セラミックコンデンサの製造方法を提供することを
目的としている。
The present invention solves the above-mentioned problems of the conventional technology, and achieves at most A
, 82 basic patterns can be printed (-) of any desired static pattern produced using only green sheets, i.e., without using green sheets with different patterns or different thicknesses. To provide a method for manufacturing a multilayer ceramic capacitor in which capacitance can be easily and freely adjusted without preparing a multilayer ceramic capacitor having capacitance or sheets having a plurality of different patterns or thicknesses. The purpose is to

[課題を解決するだめの手段および作J旧本発明者は、
上記[]的を達成すべく研究の結果、同一種類のパター
ンを多数印刷したグリーンシトを、せいぜい2種類用意
するだけでも、種々の大きさの静電容量を持つ積層セラ
ミックコンデンサを自由ににつくれる方法を開発するに
到った。
[Means for solving the problem and the former inventor of the present invention,
As a result of research aimed at achieving the above goal, we found that by preparing at most two types of green sheets printed with many identical patterns, it is possible to freely create multilayer ceramic capacitors with capacitances of various sizes. We have developed a method.

従来グリーンシート上に形成される内部電極パターンは
中央部で2等分割される矩形パターンであり、そのため
静電容量の調整に種々の不都合を生じた。本発明では、
中央部で2等分割される必要のない内部電極パターンを
等間隔に配列したグリーンシートをせいぜいパターンA
のものとパターンBのものと2種類だけ用意する。これ
らのグリーンシートを積層するときには、大部分のシー
トを通常のように交互に所定間隔ずらして隣接シート上
の内部電極同士の交差面積がどの対についても同じにな
るように重ねる。そして、必要に応じて、前記所定間隔
とは異なる間隔ずらして前記内部電極交差面積が他の対
と異なる大きさとなるように重ねられたグリーンシート
が少なくとも1対できるようにする。このようにすれば
、従来のように複数の異なる内部電極パターンまたは異
なる厚みをもつ多種類のグリーンシートを用意せずとも
静電容量の微調整が容易にできることを見い出し本発明
に到達した。上記の説明で1種類だけの場合も含めてい
るのはパターンAがパターンBと同一の場合もありうる
からである。
Conventionally, an internal electrode pattern formed on a green sheet is a rectangular pattern divided into two equal parts at the center, which causes various problems in adjusting capacitance. In the present invention,
A green sheet with internal electrode patterns arranged at equal intervals, which does not need to be divided into two in the center, can be made into pattern A at most.
Prepare only two types: pattern B and pattern B. When these green sheets are stacked, most of the sheets are alternately shifted by a predetermined distance as usual so that the intersecting area of the internal electrodes on adjacent sheets is the same for every pair. Then, if necessary, at least one pair of green sheets are stacked at a different interval from the predetermined interval so that the internal electrode intersection area is different from other pairs. The present inventors have discovered that by doing this, it is possible to easily finely adjust the capacitance without preparing a plurality of different internal electrode patterns or multiple types of green sheets with different thicknesses as in the past, and have arrived at the present invention. The reason why the above description includes the case where there is only one type is because pattern A may be the same as pattern B.

すなわち本発明は第1に、薄い誘電体層を挟んで容量を
取得するための内部電極が交互に対向している基本構造
を持つ積層セラミックコンデンサであって、該容量取得
用内部電極は対向するパターンから形成されており、積
層体における対向隣接する内部電極同士については、重
なり合う部分を有していながら静電容量には影響を及は
さないパターンが少なくとも一つあることを特徴とする
積層セラミックコンデンサ;および第2に、中央部で2
等分割されない内部電極パターンAが複数配列されたグ
リーンシートと、中央部で2等分割されない内部電極パ
ターンBが複数配列されたグリーンシートを交互に所定
間隔ずつずらして隣接する内部電極同士が一定の面積S
。て重なり合うように積層し、さらに必要に応じ少なく
とも1層静電容量調節用のグリーンシートとして、隣接
する内部電極同士の重なり合いが前記面積S。と異なる
面積Sとなるように前記所定間隔と異なる間隔てずらし
てパターンAまたはパターンBを持つグリーンシートを
他のグリーンシートと同様のA1B交互の順序に積層配
置することを特徴とする積層セラミックコンデンサの製
造方法を提供するものである。
That is, firstly, the present invention provides a multilayer ceramic capacitor having a basic structure in which internal electrodes for obtaining capacitance are alternately opposed to each other with thin dielectric layers in between, and the internal electrodes for obtaining capacitance are opposed to each other. A laminated ceramic formed of patterns, characterized in that there is at least one pattern that has an overlapping portion but does not affect capacitance between opposing and adjacent internal electrodes in the laminated body. capacitor; and secondly, 2 in the middle
A green sheet in which a plurality of internal electrode patterns A are arranged, which are not equally divided, and a green sheet in which a plurality of internal electrode patterns B, which are not divided into two in the center, are arranged, are alternately shifted by a predetermined interval so that adjacent internal electrodes are arranged at a constant distance. Area S
. If necessary, at least one green sheet for capacitance adjustment is formed so that the overlap between adjacent internal electrodes has the above-mentioned area S. A multilayer ceramic capacitor characterized in that green sheets having a pattern A or a pattern B are stacked in the same A1B alternating order as other green sheets, shifted by an interval different from the predetermined interval so as to have an area S different from the predetermined interval. The present invention provides a method for manufacturing.

本発明では、まずセラミックグリーンシート上に中央部
で2等分割される必要のない1種類の矩形パターンの内
部電極を複数配列する。互いに異なる内部電極パターン
を印刷したグリーンシートは、1種類もしくは2種類あ
れば十分である。次にこれらのシートを隣接シート上の
内部電極同士の交差面積がどの対についても同じになる
ように所定の一定間隔交互にずらして重ね所定の静電容
量を取得できるようにする。ただし、必要に応し、この
静電容量の微調整用として前記内部電極交差面積が他の
対と異なる大きさとなるように前記−定間隔以上ずらし
て重ねたシートを少なくとも1層設ける。このようにし
て積層した積層体を圧着した後、内部電極の一部が導出
される位置で個々のチップに裁断する。さらに裁断した
素体の内部電極導出側面に外部電極を形成し、これを焼
成することにより本発明の積層セラミックコンデンサを
製造する。
In the present invention, first, a plurality of internal electrodes in one type of rectangular pattern, which do not need to be divided into two equal parts at the center, are arranged on a ceramic green sheet. One or two types of green sheets printed with mutually different internal electrode patterns are sufficient. Next, these sheets are stacked so that a predetermined capacitance can be obtained by alternately shifting them at a predetermined constant interval so that the intersecting area of the internal electrodes on adjacent sheets is the same for every pair. However, if necessary, for fine adjustment of the capacitance, at least one layer of sheets is provided, which are stacked one on top of the other at a distance equal to or more than the above-mentioned interval so that the intersecting area of the internal electrodes is different from that of the other pairs. After the laminate thus laminated is crimped, it is cut into individual chips at positions where part of the internal electrodes are led out. Furthermore, an external electrode is formed on the internal electrode leading side of the cut element body, and this is fired to manufacture the multilayer ceramic capacitor of the present invention.

本発明におけるセラミックシートに複数形成される内部
電極パターンは、中央部で2等分割される必要のない矩
形パターンである。すなわち、これは1個の積層セラミ
ックコンデンサ素子における1層分の内部電極に相当す
るものであり、素子2個分の大きさに相当していた従来
の技術によるものとは大きく異なる点のひとっである。
The plurality of internal electrode patterns formed on the ceramic sheet in the present invention are rectangular patterns that do not need to be divided into two equal parts at the center. In other words, this corresponds to one layer of internal electrodes in one multilayer ceramic capacitor element, which is one of the major differences from conventional technology, which corresponds to the size of two elements. It is.

またセラミックシート上に形成される内部電極矩形パタ
ーンは、本来的には1種類で良いのであるが、セラミッ
クシートが積層された際に容量取得部分となる隣接した
内部電極同士が重なり合う部分の幅方向の位置ずれによ
り生じる静電容量の誤差を吸収し易くするために矩形パ
ターンの幅方向のXJ法を変えた2N類のものを用意し
、この2種類の内部電極をぞれぞれ別のグリーンシート
上に複数形成した2種類のセラミックシートをつくり、
交互に積層するのが通常の手法である。
In addition, originally only one type of internal electrode rectangular pattern is required to be formed on the ceramic sheet, but when the ceramic sheets are stacked, the width direction of the area where adjacent internal electrodes overlap, which becomes the capacitance acquisition area. In order to make it easier to absorb errors in capacitance caused by positional misalignment, we prepared a 2N model with a different XJ method in the width direction of the rectangular pattern, and placed these two types of internal electrodes on different greens. We created two types of ceramic sheets with multiple formations on the sheet,
The usual method is to stack them alternately.

本発明の積層セラミックコンデンサにおいて、隣接する
内部電極同士の重なり合う部分であるにも拘らず取得静
電容量の大きさ決定に関与しない部分が生じる場合があ
る。一つは、隣接する内部電極の同じ側の末端部が共に
同一側面に導出され、しかもパターン同士が重なり合っ
ている部分を有する場合である。この場合、重なり合う
部分に静電容量は生じないか導出部分は内部電極導出側
面において、そこに形成される外部電極との密着強度を
増加させるために、外部電極の固定強度に貢献している
。もう一つは隣接する内部電極のうちどちらか一方が素
子に裁断した際にどの側面にも導出されない場合(第4
図の上から第6層目参照)である。この場合、いずれの
側面にも導出されない内部電極は、これを共通電極とし
て、対向電極と共にコンデンサを2個直列に接続した態
様となる。
In the multilayer ceramic capacitor of the present invention, there may be a portion where adjacent internal electrodes overlap but are not involved in determining the size of the acquired capacitance. One is the case where the end portions of adjacent internal electrodes on the same side are both led out to the same side, and the patterns have portions overlapping each other. In this case, no electrostatic capacitance is generated in the overlapping portion, and the lead-out portion contributes to the fixing strength of the external electrode in order to increase the adhesion strength with the external electrode formed there on the internal electrode lead-out side. The other case is when one of the adjacent internal electrodes is not led out to any side surface when the element is cut (fourth
(See the 6th layer from the top of the figure). In this case, the internal electrode that is not led out to either side is used as a common electrode, and two capacitors are connected in series together with the counter electrode.

以下、実施例により本発明ををさらに詳しく説明する。Hereinafter, the present invention will be explained in more detail with reference to Examples.

しかし本発明の範囲は以下の実施例によって制限される
ものではない。
However, the scope of the present invention is not limited by the following examples.

[実施例1] 本発明の積層セラミックコンデンサの製造方法を第1図
および第2図に示す積層セラミックコンデンサに基づい
て説明する。
[Example 1] A method for manufacturing a multilayer ceramic capacitor according to the present invention will be explained based on the multilayer ceramic capacitor shown in FIGS. 1 and 2.

第1図に誘電体セラミックグリーンシート上に形成した
内部電極パターンの一例を示す。第1図(a)および(
b)は、コンデンサ素体4個分を示しており、図中の2
および3はそれぞれ、パターンAおよびパターンBの内
部電極である。2(パターンA)の幅を3(パターンB
)より狭くすることにより、該シートを重ねる際に生じ
る幅方向の位置ずれによる誤差を吸収し易くしている。
FIG. 1 shows an example of an internal electrode pattern formed on a dielectric ceramic green sheet. Figure 1(a) and (
b) shows four capacitor bodies, and 2 in the figure
and 3 are internal electrodes of pattern A and pattern B, respectively. 2 (pattern A) width to 3 (pattern B)
) By making the width narrower, it is possible to easily absorb errors caused by misalignment in the width direction that occurs when the sheets are stacked.

6は個々に裁断する際の切りしろである。7はこの切り
しるの中心線であり、内部電極パターンの一端がこの位
置まで形成しである。上記(a)および(b)の2種類
の誘導体セラミックグリーンシートを交互に重ねて複数
個連続したコンデンサ素体を製造する。
6 is the cutting margin when cutting each piece. 7 is the center line of this cut mark, and one end of the internal electrode pattern is formed up to this position. A plurality of continuous capacitor bodies are manufactured by alternately stacking the two types of dielectric ceramic green sheets of (a) and (b) above.

次に第2図に基づいて上記シートの重ね方について説明
する。第2図は重ねられた該シートの長手方向の断面図
である。図中のS。およびSは重ねられた該シートにお
いて隣接する内部電極の対向する部分であり、これを交
差面積と呼ぶことにする。本実施例におけるグリーンシ
ートの積層数は7層であり上から6層目までは上;己(
a)および(b)の誘導体セラミックグリーンシートを
交差面積がS。となるように(a)と(b)を交互に重
ねる。7層目は、6層目との交差面積がSとなるように
該シートを長手方向に長さΔtだけずらして重ねる。積
層後これを圧着して上から6層目まで重なり合っている
切りしるに沿って個々に裁断する。
Next, how to stack the sheets will be explained based on FIG. 2. FIG. 2 is a longitudinal sectional view of the stacked sheets. S in the figure. and S are opposing portions of adjacent internal electrodes in the stacked sheets, and this will be referred to as the intersection area. The number of stacked green sheets in this example is 7 layers, and the 6th layer from the top is
The intersecting area of the dielectric ceramic green sheets of a) and (b) is S. Alternately stack (a) and (b) so that For the seventh layer, the sheets are shifted by a length Δt in the longitudinal direction and overlapped so that the intersection area with the sixth layer is S. After the layers are laminated, they are crimped and cut individually along the overlapping cut edges up to the 6th layer from the top.

上記の方法で重ねることにより、上から6層目と7層目
とは一方または両方の端面において同一の電極側端面に
本来具なる電極に接続されるべき内部電極が導出される
部分が生じる。しかし、この部分においては、上から6
層目と7層目とが短絡された形となるのでこの間は同電
位となり静電容量は生じない。
By overlapping in the above method, the sixth and seventh layers from the top have a portion on one or both end faces of the same electrode side where the internal electrodes to be connected to the original electrodes are led out. However, in this part, 6
Since the 7th layer and the 7th layer are short-circuited, they have the same potential and no capacitance occurs.

[実施例2] 本発明の積層セラミックコンデンサにおける、誘電体セ
ラミックグリーンシートの別の積層態様を第3図に示す
[Example 2] FIG. 3 shows another laminated form of dielectric ceramic green sheets in the multilayer ceramic capacitor of the present invention.

第3図は誘電体層の導電パターンの長平方向の断面図で
ある。本実施例では、第1図における導電パターン(a
)および(b)の内部電極が互いに2ケ所で重なり合う
ように、ずらして重ね、方の重なり部分て切断するよう
にしたものでこの方法によって得られた素体は、素体側
面に多くの導電体層が導出されているので、側面に形成
される外部電極との密着強度が強くなるという効果も生
しる。
FIG. 3 is a longitudinal cross-sectional view of the conductive pattern of the dielectric layer. In this example, the conductive pattern (a
The internal electrodes of ) and (b) are stacked so that they overlap in two places, and then cut at the overlapping part. Since the body layer is drawn out, there is also the effect that the adhesion strength with the external electrode formed on the side surface is increased.

[実施例3] 本発明の積層セラミックコンデンサにおける、誘電体セ
ラミックグリーンシートのさらに別の積層態様を第4図
に示す。
[Example 3] FIG. 4 shows still another stacked mode of dielectric ceramic green sheets in the multilayer ceramic capacitor of the present invention.

第4図は誘電体層の導電パターンの長平方向の断面図で
ある。図において上から6層目の内部電極パターン5は
図中の7層目の内部電極パターンの左側部分の重なりお
よび右側の重なりによってそれぞれ4層成される2つの
コンデンサを直列に接続する共通電極となっている。
FIG. 4 is a longitudinal cross-sectional view of the conductive pattern of the dielectric layer. In the figure, the internal electrode pattern 5 in the sixth layer from the top is a common electrode that connects two capacitors in series, each of which has four layers, by overlapping the left side and right side of the internal electrode pattern in the seventh layer in the figure. It has become.

本実施例では交差面積S。を有する5層の内部電極パタ
ーンと交差面積SおよびS′をもつ2層の内部電極パタ
ーンが組み合わされている。そのため本実施例のような
組み合わせで該シートを重ねることによりパターンの重
ね精度のばらつきを吸収し、静電容量の微小な変化を精
度良く再現することができる。
In this embodiment, the intersection area is S. A five-layer internal electrode pattern having a cross area S and a two-layer internal electrode pattern having an intersecting area S and S' are combined. Therefore, by stacking the sheets in the combination as in this embodiment, variations in pattern stacking accuracy can be absorbed, and minute changes in capacitance can be reproduced with high precision.

[発明の効果] 本発明の出現により、導電体セラミックグリンシートに
形成する内部電極のパターンまたは厚みを変えて、種類
の異なるシートを複数用意する必要がなくなり、管理面
における煩わしさが除去された。また、積層セラミック
コンデンサの静電容量の微調整が容易かつ広範囲に行え
るようになり生産性が著しく向上した。さらに該シート
を重ねる際の重ね合わせ精度の影響が極めて小さくなっ
たため製造上の精度も著しく向上した。
[Effects of the invention] With the advent of the present invention, it is no longer necessary to prepare multiple sheets of different types by changing the pattern or thickness of the internal electrodes formed on the conductive ceramic green sheet, and the hassle in management has been eliminated. . In addition, fine adjustment of the capacitance of multilayer ceramic capacitors can now be easily and widely performed, resulting in a significant improvement in productivity. Furthermore, since the influence of overlay accuracy when overlapping the sheets has become extremely small, manufacturing accuracy has also been significantly improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の誘電体セラミックグリーンシート上
に形成される内部電極パターンの一例をを示す平面図で
あって、同図(a)および(b)はパターンの異なる内
部電極AおよびBのそれぞれ4個分を示す図である。 第2図、第3図および第4図は、本発明における誘導体
セラミックグリーンシートの積層姿を例示するものであ
り、重ねられた該シートの長平方向の側断面図である。 第5図は、従来の方法で製造された積層セラミックコン
デンサの側断面斜視図である。 第6図は、第5図における内部電極の配置を示す平面図
である。 第7図および第8図は、互いに対向する交差面積を調整
して静電容量を調整した従来の積層誘電体層の断面図お
よび内部電極の配置を示す平面図である。 第9図は、静電容量の調整に厚みの異なるグリーンシー
トを用いて行う従来の積層誘電体層の断面図である。 符号の説明 1・・・・・・外部電極 2・・・・・・内部電極A 3・・・・・・内部電極B 4・・・・・・内部電極C 5・・・・・・共通電極 6・・・・・・切りしろ 7・・・・・・切断位置中心線 so、s、s’ ・・・・交差面積 To、T・・・・誘電体層厚 △t・・・・移動距離 特許出願人  太陽誘電株式会社 代 理 人 弁理士 丸岡政彦 第 図 7・・vl断イ立雪中曵を亀 第 図 2・・・内部1+柚A 3・・・内部電@−B 5・・ 共 リζ 覧キ命 6・・・切りしろ 7・・作用「位負中1υ線 So、S、S’=−2奔fry希 第 図 第7図 ら 第 図 第 図 1・・タト部電持 2・・・内郷電棲A 3、内郭電梧B 4・・F1部を授C 6・切りしろ So、S−交差面積゛ To、T ・R[1本層厚
FIG. 1 is a plan view showing an example of an internal electrode pattern formed on a dielectric ceramic green sheet of the present invention, and FIG. 1 (a) and (b) are internal electrodes A and B having different patterns. It is a figure showing each four pieces. FIG. 2, FIG. 3, and FIG. 4 illustrate the state in which the dielectric ceramic green sheets in the present invention are stacked, and are side sectional views in the longitudinal direction of the stacked sheets. FIG. 5 is a side cross-sectional perspective view of a multilayer ceramic capacitor manufactured by a conventional method. FIG. 6 is a plan view showing the arrangement of internal electrodes in FIG. 5. FIGS. 7 and 8 are a cross-sectional view and a plan view showing the arrangement of internal electrodes of a conventional laminated dielectric layer in which capacitance is adjusted by adjusting intersecting areas facing each other. FIG. 9 is a cross-sectional view of a conventional laminated dielectric layer in which green sheets of different thicknesses are used to adjust capacitance. Explanation of symbols 1...External electrode 2...Internal electrode A 3...Internal electrode B 4...Internal electrode C 5...Common Electrode 6... Cutting margin 7... Cutting position center line so, s, s'... Intersection area To, T... Dielectric layer thickness △t... Travel distance patent applicant: Taiyo Yuden Co., Ltd. Representative: Masahiko Maruoka, patent attorney Fig. 7...vl disconnection, falling snow, tortoise Fig. 2...Internal 1 + Yuzu A 3...Internal electric @-B 5・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ Denmochi 2... Uchigo Densei A 3, Inner Dengo B 4... Give F1 section C 6. Cutting allowance So, S-intersection area ゛To, T ・R [1 layer thickness

Claims (2)

【特許請求の範囲】[Claims] (1)薄い誘電体層を挟んで容量を取得するための内部
電極が交互に対向している基本構造を持つ積層セラミッ
クコンデンサであって、該容量取得用内部電極は対向す
るパターンから形成されており、積層体における対向隣
接する内部電極同士については、重なり合う部分を有し
ていながら静電容量には影響を及ぼさないパターンが少
なくとも一つあることを特徴とする積層セラミックコン
デンサ。
(1) A multilayer ceramic capacitor having a basic structure in which internal electrodes for obtaining capacitance are alternately opposed to each other with thin dielectric layers in between, and the internal electrodes for obtaining capacitance are formed from opposing patterns. A multilayer ceramic capacitor characterized in that internal electrodes in a multilayer body that are opposite to each other have at least one pattern that has an overlapping portion but does not affect capacitance.
(2)中央部で2等分割されない内部電極パターンAが
複数配列されたグリーンシートと、中央部で2等分割さ
れない内部電極パターンBが複数配列されたグリーンシ
ートを交互に所定間隔ずつずらして隣接する内部電極同
士が一定の面積S_0で重なり合うように積層し、さら
に必要に応じ少なくとも1層静電容量調節用のグリーン
シートとして、隣接する内部電極同士の重なり合いが前
記面積S_0と異なる面積Sとなるように前記所定間隔
と異なる間隔でずらしてパターンAまたはパターンBを
持つグリーンシートを、他のグリーンシートと同様のA
、B交互の順序に積層配置することを特徴とする積層セ
ラミックコンデンサの製造方法。
(2) A green sheet with a plurality of internal electrode patterns A that is not divided into two equal parts in the center and a green sheet with a plurality of internal electrode patterns B that are not divided into two in the center are arranged adjacent to each other, alternately shifted by a predetermined interval. The internal electrodes are stacked so that they overlap each other with a constant area S_0, and if necessary, at least one layer is used as a green sheet for capacitance adjustment, so that the overlap between adjacent internal electrodes has an area S different from the area S_0. As shown in FIG.
, B. A method for manufacturing a multilayer ceramic capacitor, characterized in that the layers are arranged in an alternating order.
JP26068290A 1990-09-29 1990-09-29 Laminated ceramic capacitor and manufacture thereof Pending JPH04139710A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26068290A JPH04139710A (en) 1990-09-29 1990-09-29 Laminated ceramic capacitor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26068290A JPH04139710A (en) 1990-09-29 1990-09-29 Laminated ceramic capacitor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH04139710A true JPH04139710A (en) 1992-05-13

Family

ID=17351313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26068290A Pending JPH04139710A (en) 1990-09-29 1990-09-29 Laminated ceramic capacitor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH04139710A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004088688A1 (en) * 2003-03-31 2004-10-14 Matsushita Electric Industrial Co., Ltd. Composite electronic component
JP2007043001A (en) * 2005-08-05 2007-02-15 Tdk Corp Method of manufacturing laminated capacitor
JP2009212527A (en) * 2009-05-22 2009-09-17 Murata Mfg Co Ltd Method of manufacturing multilayer ceramic electronic capacitor
JP2009224748A (en) * 2008-03-17 2009-10-01 Samsung Electro Mech Co Ltd Green sheet for multi-layered electronic component, and method for manufacturing green chip using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127314A (en) * 1982-01-25 1983-07-29 株式会社村田製作所 Laminated ceramic condenser

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127314A (en) * 1982-01-25 1983-07-29 株式会社村田製作所 Laminated ceramic condenser

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004088688A1 (en) * 2003-03-31 2004-10-14 Matsushita Electric Industrial Co., Ltd. Composite electronic component
JP2007043001A (en) * 2005-08-05 2007-02-15 Tdk Corp Method of manufacturing laminated capacitor
JP4539489B2 (en) * 2005-08-05 2010-09-08 Tdk株式会社 Manufacturing method of multilayer capacitor
JP2009224748A (en) * 2008-03-17 2009-10-01 Samsung Electro Mech Co Ltd Green sheet for multi-layered electronic component, and method for manufacturing green chip using the same
JP4644796B2 (en) * 2008-03-17 2011-03-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. Green chip manufacturing method using green sheet for multilayer electronic component
JP2009212527A (en) * 2009-05-22 2009-09-17 Murata Mfg Co Ltd Method of manufacturing multilayer ceramic electronic capacitor

Similar Documents

Publication Publication Date Title
JP4501437B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JPH03108306A (en) Manufacture of multilayer capacitor
JPH09153433A (en) Manufacture of laminated electronic component
JPH04139710A (en) Laminated ceramic capacitor and manufacture thereof
JPH06112100A (en) Manufacture of electronic part
JP2784863B2 (en) Multilayer capacitors
JPH08273973A (en) Method for manufacturing laminated ceramic electronic component
JPH04171708A (en) Ceramic capacitor
JP2784862B2 (en) Multilayer capacitors
JP3610985B2 (en) Manufacturing method of laminated electronic component
JP2001015373A (en) Manufacture of laminated ceramic electronic component and laminated ceramic electronic component
JPH09180958A (en) Multilayer ceramic capacitor structure
JPS6141224Y2 (en)
JPH05243007A (en) Laminated thermistor
JPH06275438A (en) Chip coil with mark and manufacture thereof
GB2032689A (en) Multilayer capacitors
JPH0621227Y2 (en) Composite capacitor
JPH01313917A (en) Laminated electronic part
JPH0752698B2 (en) Method for manufacturing monolithic ceramic capacitor
JPH04286107A (en) Laminated ceramic capacitor
JPH0341968B2 (en)
JPH0491415A (en) Laminated capacitor
JPH0338812A (en) Laminated capacitor
JPH06349675A (en) Manufacture of multilayered ceramic capacitor
JPH0349306A (en) Noise filter