JPH06275438A - Chip coil with mark and manufacture thereof - Google Patents
Chip coil with mark and manufacture thereofInfo
- Publication number
- JPH06275438A JPH06275438A JP6501493A JP6501493A JPH06275438A JP H06275438 A JPH06275438 A JP H06275438A JP 6501493 A JP6501493 A JP 6501493A JP 6501493 A JP6501493 A JP 6501493A JP H06275438 A JPH06275438 A JP H06275438A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- mark
- chip
- chip coil
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、コイルの巻き方向と、
端子方向との関係を明確にしたマークを、チップコイル
に付けることにより、マザーボード等への実装時に、該
マークを利用して、チップコイルのマウント方向を決定
出来るようにしたマーク付きチップコイル、及びマーク
付きチップコイルの製造方法に関する。BACKGROUND OF THE INVENTION The present invention relates to a coil winding direction,
By attaching a mark, which has a clear relation to the terminal direction, to the chip coil, the chip coil with the mark can be used to determine the mounting direction of the chip coil when the chip coil is mounted on a motherboard or the like. The present invention relates to a method for manufacturing a marked chip coil.
【０００２】[0002]
【従来の技術】図４、図５は従来技術の説明図であり、
図４はチップコイルの分解斜視図、図５Ａは図４のＸ−
Ｙ線断面図、図５Ｂはチップコイルの実装説明図であ
る。2. Description of the Related Art FIGS. 4 and 5 are explanatory views of the prior art.
4 is an exploded perspective view of the chip coil, and FIG. 5A is X- of FIG.
FIG. 5B is a cross-sectional view taken along the line Y, and FIG.
【０００３】図４、図５中、１は積層体、１−１〜１−
４は、積層体の第１〜第４の絶縁体層、２はコイルパタ
ーン、４−１、４−２は端子（外部電極）、５はマザー
ボード、６はＧＮＤパターン、７は配線パターンを示
す。In FIGS. 4 and 5, 1 is a laminated body, 1-1 to 1-
Reference numeral 4 denotes first to fourth insulating layers of the laminated body, 2 is a coil pattern, 4-1 and 4-2 are terminals (external electrodes), 5 is a mother board, 6 is a GND pattern, and 7 is a wiring pattern. .
【０００４】このチップコイルは、積層体を構成する各
絶縁体層に、コイルパターン（導体パターン）を形成し
て、ヘリカルコイルを構成した例である。図示のよう
に、積層体を構成する絶縁体層を、第１〜第４の絶縁体
層１−１〜１−４で構成する。This chip coil is an example in which a helical coil is formed by forming a coil pattern (conductor pattern) on each of the insulator layers that form the laminated body. As shown in the figure, the insulator layers forming the laminated body are formed of the first to fourth insulator layers 1-1 to 1-4.
【０００５】上記第１の絶縁体層１−１上には、何もパ
ターニングしないで、保護層として使用し、第２〜第４
の絶縁体層１−２〜１−４上には、それぞれ、コイルパ
ターン（導体パターン）２をパターニングする。No patterning is performed on the first insulator layer 1-1, which is used as a protective layer.
A coil pattern (conductor pattern) 2 is patterned on each of the insulating layers 1-2 to 1-4.
【０００６】そして、第２〜第４の絶縁体層１−２〜１
−４上の各コイルパターン２を、それぞれ、ビア（Ｖｉ
ａ）により接続（図の点線部分）して、１つのヘリカル
コイルとする。Then, the second to fourth insulator layers 1-2 to 1
-4 for each coil pattern 2 on the via (Vi
The connection is made according to a) (the dotted line in the figure) to form one helical coil.
【０００７】また、積層体の両端部には、端子（外部電
極）４−１、４−２を設け、この端子と、上記コイルパ
ターンの端部を接続してチップコイルとする。上記のよ
うなチップコイルを、マザーボード５に実装する場合に
は、該マザーボード５に形成した配線パターン７上に載
せて、半田付けする。この場合、例えば、チップコイル
の片側には、ＧＮＤパターン６が形成されている。Further, terminals (external electrodes) 4-1 and 4-2 are provided at both ends of the laminated body, and the terminals are connected to the ends of the coil pattern to form a chip coil. When the chip coil as described above is mounted on the motherboard 5, it is placed on the wiring pattern 7 formed on the motherboard 5 and soldered. In this case, for example, the GND pattern 6 is formed on one side of the chip coil.
【０００８】上記チップコイルは、図４のＸ−Ｙ線方向
（両端子方向と垂直な方向）の断面をみると（図５Ａ参
照）、ライン（導体）の数は、Ｘ側は、Ｙ側より、必ず
１本多くなる。The chip coil has a number of lines (conductors) on the X side and the Y side when viewed in a cross section taken along line XY in FIG. 4 (direction perpendicular to both terminal directions) (see FIG. 5A). Will definitely increase by one.
【０００９】例えば、チップコイルをマザーボード５に
実装した状態で、該チップコイルの両端子４−１、４−
２方向をＭ−Ｎ方向とし、これと直角な方向をＰ−Ｑ方
向とすると、チップコイル３は、Ｍ−Ｎ方向の中心線に
対して左右非対称形のライン構造となっている。For example, with the chip coil mounted on the mother board 5, both terminals 4-1 and 4- of the chip coil are mounted.
Assuming that the two directions are the MN direction and the direction perpendicular thereto is the PQ direction, the chip coil 3 has a line structure that is asymmetrical with respect to the center line in the MN direction.
【００１０】また、チップコイルの実装部付近では、Ｍ
−Ｎ方向に対して、導体パターン（ＧＮＤパターン、配
線パターン等）が、左右非対称形となっている。In the vicinity of the mounting part of the chip coil, M
The conductor pattern (GND pattern, wiring pattern, etc.) is bilaterally asymmetric with respect to the −N direction.
【００１１】[0011]
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 ：上記チップコイル３は、両端子方向（Ｍ−Ｎ方向）
に対して、非対称形のライン構造となっている。SUMMARY OF THE INVENTION The above-mentioned conventional devices have the following problems. : The chip coil 3 is in both terminal directions (M-N direction)
In contrast, it has an asymmetrical line structure.
【００１２】また、チップコイルをマザーボード上に実
装した状態では、マザーボード上のパターン（ＧＮＤパ
ターン等）が、チップコイルの両端子方向（Ｍ−Ｎ方
向）に対して、非対称形のパターンとなっている。Further, when the chip coil is mounted on the motherboard, the pattern (GND pattern, etc.) on the motherboard becomes an asymmetrical pattern with respect to both terminal directions (M-N direction) of the chip coil. There is.
【００１３】このため、チップコイルの実装方向を変え
る（例えば、端子を逆にしたり、表裏を逆にする）と、
マザーボードのパターンの非対称形のために、チップコ
イルのインピーダンスがずれる場合がある。Therefore, when the mounting direction of the chip coil is changed (for example, the terminals are reversed or the front and back are reversed),
Due to the asymmetrical pattern of the motherboard, the impedance of the chip coil may shift.
【００１４】この現象は、数１００ＭＨZ 〜数ＧＨZ 帯
の高周波回路で使用される空芯形のチップコイルでみら
れていた。 ：上記のように、チップコイルの実装方向を変える
と、チップコイルのインピーダンスがずれる場合があ
る。このため、狭偏差で空芯チップコイルを使用する事
が出来なかった。[0014] This phenomenon has been seen in the air-core type of chip coil, which is used in high-frequency circuit of the number 100MH Z ~ number of GH Z band. : As described above, if the mounting direction of the chip coil is changed, the impedance of the chip coil may shift. For this reason, the air core chip coil cannot be used with a narrow deviation.
【００１５】本発明は、このような従来の課題を解決
し、チップコイルの巻き方向と、端子方向を明確にする
ことにより、実装時の定数バラツキを無くし、狭偏差で
空芯チップコイルが使用出来るようにすることを目的と
する。The present invention solves such a conventional problem, and by clarifying the winding direction of the chip coil and the terminal direction, the constant variation at the time of mounting is eliminated, and the air-core chip coil is used with a narrow deviation. The purpose is to be able to.
【００１６】[0016]
【課題を解決するための手段】図１は本発明の原理説明
図であり、図１中、図４、図５と同じものは、同一符号
で示してある。また、９は端部電極導体、１０−１〜１
０−４は第１〜第４の絶縁体層、１１はマーク、１２は
コイルパターン間の領域（導体の無い領域）、１３は分
割位置を示す。FIG. 1 is a diagram for explaining the principle of the present invention. In FIG. 1, the same parts as those in FIGS. 4 and 5 are designated by the same reference numerals. 9 is an end electrode conductor, 10-1 to 1
0-4 is the first to fourth insulator layers, 11 is a mark, 12 is a region between coil patterns (region without conductor), and 13 is a division position.
【００１７】本発明は上記の課題を解決するため、次の
ように構成した。 ：複数の絶縁体層１０−１〜１０−４を積層した積層
体１を具備し、該積層体１の絶縁体層１０−２〜１０−
４に、コイルパターン２を設定し、該積層体１の両端部
に、端子４−１、４−２を設けたチップコイルにおい
て、上記積層体１のいずれか１つの表面に、コイルの巻
き方向と、端子４−１、４−２方向との関係を明確にし
たマーク１１を設け、該マーク１１により、実装時の実
装方向を決定可能に構成した。In order to solve the above problems, the present invention has the following configuration. : A laminated body 1 in which a plurality of insulating layers 10-1 to 10-4 are laminated, and the insulating layers 10-2 to 10- of the laminated body 1 are provided.
4, a coil pattern 2 is set, and terminals 4-1 and 4-2 are provided at both ends of the laminated body 1 in a chip coil, and a winding direction of the coil is provided on any one surface of the laminated body 1. The mark 11 is provided so as to clarify the relationship between the direction of the terminals and the directions of the terminals 4-1 and 4-2, and the mark 11 can determine the mounting direction at the time of mounting.
【００１８】：構成のマーク付きチップコイルにお
いて、マーク１１は、チップコイルの定数を表示した。 ：構成のマーク付きチップコイルの製造方法におい
て、絶縁体層１０−２〜１０−４に、コイルパターン２
を形成する際、上記積層体の表面層となる第１の絶縁体
層１０−１上に、コイルの巻き方向と、端子４−１、４
−２方向との関係を明確にしたマーク１１を形成し、該
マークを形成した積層体を焼成して、チップコイルとす
るように構成した。In the marked chip coil having the structure, the mark 11 indicates the constant of the chip coil. : In the method of manufacturing a chip coil with a mark having a structure, the insulating layer 10-2 to 10-4 has a coil pattern 2
When forming, the coil winding direction and the terminals 4-1 and 4 on the first insulator layer 10-1 which is the surface layer of the laminate.
The mark 11 having a clear relationship with the −2 direction was formed, and the laminated body on which the mark was formed was fired to form a chip coil.
【００１９】：複数の絶縁体層１０−２〜１０−４上
に、それぞれ複数のコイルパターン２を形成して積層
し、この積層体の積層方向に配置された各コイルパター
ン２間を、ビアにより接続して一体化すると共に、該積
層体に、各コイル単位に分割するための分割溝を形成
し、この分割溝により分割して、構成の各チップコイ
ルを製造するチップコイルの製造方法において、各コイ
ルパターン２を、端部電極導体９付きのコイルパターン
とし、これら隣接する各コイルパターン２の端部電極導
体９同士を一体的に形成して、所定間隔置きに、繰り返
し配列した絶縁体層１０−２、１０−４と、独立したコ
イルパターン２を、一定の間隔をおいて、繰り返しパタ
ーンとして形成した絶縁体層１０−３とを積層すると共
に、積層体の表面層となる第１の絶縁体層１０−１上に
は、コイルの巻き方向と、端子４−１、４−２方向との
関係を明確にしたマーク１１を形成して、上記各絶縁体
層１０−１〜１０−４を積層した後、該積層体を熱プレ
スし、脱バインダー及び焼成して分割し、チップコイル
とするように構成した。A plurality of coil patterns 2 are formed and laminated on the plurality of insulator layers 10-2 to 10-4, and vias are provided between the coil patterns 2 arranged in the laminating direction of the laminate. In the method for manufacturing a chip coil, the chip coil is manufactured by forming a dividing groove for dividing each coil unit in the laminated body, and dividing each by the dividing groove. , Each coil pattern 2 is a coil pattern with an end electrode conductor 9, and the end electrode conductors 9 of these adjacent coil patterns 2 are integrally formed and are repeatedly arranged at predetermined intervals. The layers 10-2 and 10-4 and the independent coil pattern 2 are laminated at regular intervals with the insulating layer 10-3 formed as a repetitive pattern, and become the surface layer of the laminated body. On the first insulating layer 10-1, a mark 11 that defines the relationship between the winding direction of the coil and the directions of the terminals 4-1 and 4-2 is formed, and the insulating layers 10-1 to 10-1. After laminating 10-4, the laminated body was hot-pressed, debindered, and fired to be divided into chip coils.
【００２０】：構成のマーク付きチップコイルの製
造方法において、各コイルパターン２は、一体的にパタ
ーニングされている方向に対して、隣合うコイル同士
が、常に反対方向（逆方向）となるように、コイルの巻
き方向を設定して、パターニングすると共に、上記マー
ク１１は、コイルパターン２が一体的にパターニングさ
れている方向に対して、隣合うマーク１１同士が、常に
１８０°回転された方向となるようにして、パターニン
グするように構成した。In the method of manufacturing a chip coil with a mark having a structure, each coil pattern 2 is arranged such that adjacent coils are always in opposite directions (reverse directions) with respect to a direction in which they are integrally patterned. , The coil winding direction is set and patterning is performed, and the marks 11 are arranged such that the adjacent marks 11 are always rotated by 180 ° with respect to the direction in which the coil pattern 2 is integrally patterned. Then, patterning was performed.
【００２１】：構成のマーク付きチップコイルの製
造方法において、マーク１１は、ガラス材料に発色材料
を混合してペースト化し、印刷法で形成するように構成
した。In the method of manufacturing a chip coil with a mark having the constitution, the mark 11 is formed by a printing method by mixing a glass material with a coloring material to form a paste.
【００２２】[0022]
【作用】上記構成に基づく本発明の作用を、図１に基づ
いて説明する。例えば、図１Ａに示したように、絶縁体
層１０−１〜１０−４を積層して、チップコイルを製作
する場合、第１の絶縁体層１０−１上には、マーク１１
を形成する。The operation of the present invention based on the above configuration will be described with reference to FIG. For example, as shown in FIG. 1A, when insulating layers 10-1 to 10-4 are laminated to manufacture a chip coil, a mark 11 is formed on the first insulating layer 10-1.
To form.
【００２３】この場合、絶縁体層を上から見た場合、各
コイルの巻方向が必ず、右回りになっている。この為、
第１の絶縁体層１０−１上に形成するマーク１１は、各
コイルに関して同一関係となるように、コイル１個毎
に、１８０°方向を変えて形成する。In this case, when the insulating layer is viewed from above, the winding direction of each coil is always clockwise. Therefore,
The marks 11 formed on the first insulator layer 10-1 are formed by changing the direction of 180 ° for each coil so that the coils 11 have the same relationship.
【００２４】また、第２、第４の絶縁体層１０−２、１
０−４上には、それぞれ端部電極導体９付きのコイルパ
ターン２を形成し、第３の絶縁体層１０−３上には、独
立したコイルパターン２を形成する。Also, the second and fourth insulator layers 10-2, 1
The coil patterns 2 with the end electrode conductors 9 are formed on the respective 0-4, and the independent coil patterns 2 are formed on the third insulator layer 10-3.
【００２５】すなわち、第２、第４の絶縁体層１０−
２、１０−４上に形成するパターンは、端部電極導体９
付きのコイルパターン２とし、これら隣接した各コイル
パターン間の端部電極導体９同士を一体化してパターニ
ングする。そして、このパターンを、所定の間隔をおい
て、繰り返しパターンとして形成する。That is, the second and fourth insulator layers 10-
2, the pattern formed on 10-4 is the end electrode conductor 9
And the end electrode conductors 9 between the adjacent coil patterns are integrated and patterned. Then, this pattern is formed as a repeating pattern with a predetermined interval.
【００２６】また、第３の絶縁体層１０−３上では、独
立したコイルパターン２を、一定の間隔をおいて、繰り
返しパターンとして形成する。このようにすると、積層
体の積層方向に対して、端部電極導体９の位置と、コイ
ルパターン間の領域（導体の無い領域）１２の位置が、
互いに対向するように（積層方向で向かい合うように）
１組となって配列され、この配列が積層体の幅方向に対
して、交互に、逆の組み合わせとなって配列される。On the third insulator layer 10-3, the independent coil patterns 2 are formed as a repeating pattern at regular intervals. By doing so, the position of the end electrode conductor 9 and the position of the region 12 between the coil patterns (region without conductor) in the stacking direction of the stack are
To face each other (to face in the stacking direction)
They are arranged as one set, and this arrangement is arranged alternately and reversely in the width direction of the stacked body.
【００２７】上記の様な各パターンを形成した積層体に
対して、外側の分割位置１３に分割溝を形成し、焼成
後、分割して、マーク付きのチップコイルとする。以上
のようにして、マーク１１により、チップコイルの巻き
方向と、端子方向を明確にすることにより、実装時の定
数バラツキを無くし、狭偏差で空芯チップコイルが使用
出来るようになる。With respect to the laminated body on which each pattern as described above is formed, a dividing groove is formed at the dividing position 13 on the outer side, and after firing, it is divided into chip coils with marks. As described above, by clarifying the winding direction and the terminal direction of the chip coil by the mark 11, it is possible to eliminate the variation in constants during mounting and use the air-core chip coil with a narrow deviation.
【００２８】[0028]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２、図３は、本発明の実施例の説明図であり、
図２、図３中、図１、図４、図５と同じものは、同一符
号で示してある。Embodiments of the present invention will be described below with reference to the drawings. 2 and 3 are explanatory views of an embodiment of the present invention,
2 and 3, the same parts as those in FIGS. 1, 4 and 5 are designated by the same reference numerals.
【００２９】 ：チップコイル製造時の説明・・・図２参照 本実施例は、図２に示したように、第１〜第４の絶縁体
層１０−１〜１０−４を積層して、マーク付きのチップ
コイル（ヘリカルコイル）を製作する例である。Description of Chip Coil Manufacturing ... See FIG. 2 In this embodiment, as shown in FIG. 2, first to fourth insulator layers 10-1 to 10-4 are laminated, This is an example of manufacturing a chip coil (helical coil) with a mark.
【００３０】先ず、積層体の表面層となる第１の絶縁体
層１０−１上には、マーク１１を形成する（マークの詳
細な説明は、後述する）。また、第２、第４の絶縁体層
１０−２、１０−４上には、それぞれ端部電極導体９付
きのコイルパターン２を形成し、第３の絶縁体層１０−
３上には、独立したコイルパターン２のみを形成する。First, the mark 11 is formed on the first insulator layer 10-1 which is the surface layer of the laminate (details of the mark will be described later). Further, the coil pattern 2 with the end electrode conductor 9 is formed on each of the second and fourth insulator layers 10-2 and 10-4, and the third insulator layer 10-
Only the independent coil pattern 2 is formed on 3.
【００３１】すなわち、第２、第４の絶縁体層１０−
２、１０−４上に形成するパターンは、端部電極導体９
付きのコイルパターン２とし、これら隣接した各コイル
パターン間の端部電極導体９同士を一体化してパターニ
ングする。そして、このパターンを、所定の間隔をおい
て、繰り返しパターンとして形成する。That is, the second and fourth insulator layers 10-
2, the pattern formed on 10-4 is the end electrode conductor 9
And the end electrode conductors 9 between the adjacent coil patterns are integrated and patterned. Then, this pattern is formed as a repeating pattern with a predetermined interval.
【００３２】また、第３の絶縁体層１０−３上では、独
立したコイルパターン２を、一定の間隔をおいて、繰り
返しパターンとして形成する。なお、積層体の積層方向
で向かい合った位置に配置されたコイルパターン間は、
ビア（図示省略）により接続し、一体化する（全体が接
続されたパターンとなる）。On the third insulator layer 10-3, the independent coil patterns 2 are formed as a repeating pattern at regular intervals. In addition, between the coil patterns arranged at positions facing each other in the stacking direction of the stacked body,
They are connected by vias (not shown) to be integrated (the entire pattern is connected).
【００３３】このようにパターニングすると、第２、第
４の絶縁体層１０−２、１０−４上には、２つのコイル
パターン２を１組として、端部電極導体９間を一体化し
たパターンが、所定の間隔で繰り返し形成され、その間
には、コイルパターン間の領域（導体の無い領域）１２
が存在するようになる。By patterning in this manner, a pattern in which the two end electrode conductors 9 are integrated as one set on the second and fourth insulator layers 10-2 and 10-4. Are repeatedly formed at predetermined intervals, and in between, a region between the coil patterns (region without conductor) 12
Will exist.
【００３４】そして、積層体の積層方向に対して、端部
電極導体９の位置と、コイルパターン間の領域（導体の
無い領域）１２の位置が、互いに積層方向で向かい合う
ように、１組となって配列され、この配列が積層体１の
幅方向に対して、交互に、逆の組み合わせとなって配列
される。With respect to the stacking direction of the stacked body, one set is formed such that the positions of the end electrode conductors 9 and the positions of the regions 12 between the coil patterns (regions without conductors) face each other in the stacking direction. Are arranged in an alternating manner in the widthwise direction of the laminated body 1 in an inverse combination.
【００３５】例えば、ある位置では、第２の絶縁体層１
０−２上の端部電極導体９と、第４の絶縁体層１０−４
上のコイルパターン間の領域（導体の無い領域）１２と
が、互いに積層方向で向かい合うように配置され、その
隣の位置（幅方向の隣）では、第２の絶縁体層１０−２
上のコイルパターン間の領域（導体の無い領域）１２
と、第４の絶縁体層１０−４上の端部電極導体９とが、
互いに積層方向で向かい合うように配置される。For example, at some position, the second insulator layer 1
0-2 on the end electrode conductor 9 and the fourth insulator layer 10-4.
The regions 12 between the upper coil patterns (regions without conductors) are arranged so as to face each other in the stacking direction, and the second insulator layer 10-2 is provided at a position next to the region 12 (adjacent in the width direction).
Area between upper coil patterns (area without conductor) 12
And the end electrode conductor 9 on the fourth insulator layer 10-4,
They are arranged to face each other in the stacking direction.
【００３６】上記の様な各パターンを形成した積層体に
対して、図示点線の位置に、分割溝を形成する（積層体
の外側に形成）。 ：マークの説明 上記第１の絶縁体層１０−１上に形成するマーク１１
は、次のようにして形成する。Dividing grooves are formed at the positions indicated by the dotted lines in the laminated body on which the respective patterns as described above are formed (formed outside the laminated body). : Description of mark Mark 11 formed on the first insulator layer 10-1
Is formed as follows.
【００３７】図２に示した絶縁体層を上から見た場合、
各コイルの巻方向が必ず、右回りになっている。すなわ
ち、コイルの巻方向が常に一定となるようにパターニン
グされている。When the insulator layer shown in FIG. 2 is viewed from above,
The winding direction of each coil is always clockwise. That is, the coil is patterned so that the winding direction of the coil is always constant.
【００３８】この為、第１の絶縁体層１０−１上に形成
するマーク１１は、各コイルに関して同一関係となるよ
うに、コイル１個毎に、方向を変えて（１８０°方向を
変えて）形成する。Therefore, the marks 11 formed on the first insulator layer 10-1 are changed in direction (by changing the direction by 180 °) for each coil so as to have the same relationship for each coil. )Form.
【００３９】このマークを形成するには、例えば、着色
ガラス等のペーストを、印刷等で形成する（コイルパタ
ーンと同じように形成する）。また、このマークは、完
成したチップコイルの巻方向と、端子方向を明確にし
て、マウント方向を決定するためのマークであるから、
例えば、チップコイルの定数（インダクタンス値等）、
文字、記号等、何でもよい。To form this mark, for example, paste such as colored glass is formed by printing or the like (formed in the same manner as the coil pattern). In addition, this mark is a mark for clarifying the winding direction of the completed chip coil and the terminal direction and determining the mounting direction,
For example, chip coil constants (inductance value, etc.),
Any characters, symbols, etc. may be used.
【００４０】なお、この例では、チップコイルのインダ
クタンス値である「１００」を、マーク１１として用い
た。 ：製造工程の説明・・・図２、図３参照 上記のチップコイルは、次の各工程により製造する。In this example, the inductance value “100” of the chip coil is used as the mark 11. : Description of manufacturing process: see FIGS. 2 and 3 The above chip coil is manufactured by the following processes.
【００４１】−１：セラミックスとバインダーとのス
ラリーをシート化して、グリーンシートを製作する。 −２：製作したグリーンシートの内、積層体の一方の
表面層に配置されるグリーンシート（第１の絶縁体層１
０−１となるもの）上に、マーク１１を、着色ガラス等
のペーストの印刷により形成する。-1: A slurry of ceramics and a binder is formed into a sheet to produce a green sheet. -2: Among the produced green sheets, the green sheet (first insulator layer 1) arranged on one surface layer of the laminate.
0-1)), the mark 11 is formed by printing a paste such as colored glass.
【００４２】−３：積層体の第２層以下に配置される
各グリーンシート（第２〜第４の絶縁体層１０−２〜１
０−４となるもの）上に、導体ペーストの印刷等によ
り、コイルパターン２、或いは、コイルパターン２と端
部電極導体９とを一体化したパターンを形成する。-3: Each green sheet (second to fourth insulator layers 10-2 to 10-1) arranged below the second layer of the laminate.
0-4)), a coil pattern 2 or a pattern in which the coil pattern 2 and the end electrode conductor 9 are integrated is formed by printing a conductor paste or the like.
【００４３】−４：各グリーンシート（第１〜第４の
絶縁体層１０−１〜１０−４となるもの）を積層し、熱
プレスする。 −５：上記工程−４で製作した積層体に、分割溝を
形成（表面層の分割位置１３に形成）する。-4: Laminate each green sheet (those that will become the first to fourth insulator layers 10-1 to 10-4) and hot press. -5: Dividing grooves are formed (formed at dividing positions 13 of the surface layer) in the laminated body manufactured in the above Step-4.
【００４４】 −６：上記積層体を脱バインダし、焼成する。 −７：積層体を分割溝で分割して、各々のチップと
し、その両端部に端子を形成して、チップコイルが完成
する。-6: The binder is removed from the laminate and fired. -7: The laminated body is divided by dividing grooves to form each chip, and terminals are formed at both ends of the chip to complete a chip coil.
【００４５】：完成したチップコイルの説明・・・図
３Ａ、３Ｂ参照 上記のようにして、完成したチップコイルは、図３のよ
うになる。図示のように、チップコイルの両端部には、
端子４−１、４−２が設けてあり、その間の積層体１の
表面には、マーク１１「１００」が設けてある。Description of completed chip coil ... See FIGS. 3A and 3B. The completed chip coil is as shown in FIG. As shown, on both ends of the chip coil,
The terminals 4-1 and 4-2 are provided, and the mark 11 "100" is provided on the surface of the laminated body 1 between them.
【００４６】従って、ユーザが、マザーボード５に、上
記チップコイルを実装する際は、自動部品実装機等によ
り、マーク１１を識別して実装する。 （他の実施例）以上実施例について説明したが、本発明
は次のようにしても実施可能である。Therefore, when the user mounts the chip coil on the mother board 5, the mark 11 is identified and mounted by an automatic component mounter or the like. (Other Embodiments) Although the embodiments have been described above, the present invention can be implemented as follows.
【００４７】：チップコイルに付けたマークは、コイ
ルの定数に限らず、任意のマーク（記号、絵、文字等）
でよい。 ：チップコイルは、ヘリカルコイルに限らず、スパイ
ラル（渦巻きパターン）状に巻いたコイル等でも、上記
実施例と同様に適用可能である。The mark attached to the chip coil is not limited to the constant of the coil, but any mark (symbol, picture, character, etc.)
Good. The chip coil is not limited to the helical coil, and a coil wound in a spiral (spiral pattern) or the like can be applied in the same manner as in the above embodiment.
【００４８】：上記マーク１１は、積層体の焼成後、
捺印等により形成しても良い。The mark 11 is formed after firing the laminate.
It may be formed by a stamp or the like.
【００４９】[0049]
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 ：チップコイルに付けたマークを利用することによ
り、ユーザ側で、定数バラツキを起こさないように実装
出来る。As described above, the present invention has the following effects. : By using the mark attached to the chip coil, it can be mounted on the user side without causing constant fluctuation.
【００５０】：空芯チップコイルを、狭偏差で使用可
能となる。: The air-core chip coil can be used with a narrow deviation.
【図１】本発明の原理説明図であり、図１Ａはチップコ
イルの分解斜視図、図１Ｂはチップコイルの斜視図であ
る。FIG. 1 is an explanatory view of the principle of the present invention, FIG. 1A is an exploded perspective view of a chip coil, and FIG. 1B is a perspective view of the chip coil.
【図２】本発明の実施例の説明図（チップコイルの分解
斜視図）である。FIG. 2 is an explanatory view (an exploded perspective view of a chip coil) of an embodiment of the present invention.
【図３】本発明の実施例の説明図であり、図３Ａはチッ
プコイルの平面図、図３Ｂはチップコイルの実装説明図
である。3A and 3B are explanatory views of an embodiment of the present invention, FIG. 3A is a plan view of a chip coil, and FIG. 3B is a mounting explanatory view of the chip coil.
【図４】従来技術の説明図（チップコイルの分解斜視
図）である。FIG. 4 is an explanatory diagram of a conventional technique (an exploded perspective view of a chip coil).
【図５】従来技術の説明図であり、図５Ａは図４のＸ−
Ｙ線の断面図、図５Ｂはチップコイルの実装説明図であ
る。5 is an explanatory diagram of a conventional technique, and FIG. 5A is an X- line of FIG.
FIG. 5B is a cross-sectional view taken along the line Y, and FIG.
１ 積層体 ２ コイルパターン ４−１、４−２ 端子 ９ 端部電極導体 １０−１〜１０−４ 第１〜第４の絶縁体層 １１ マーク １２ コイルパターン間の領域（導体の無い領域） １３ 分割位置 DESCRIPTION OF SYMBOLS 1 Laminated body 2 Coil pattern 4-1, 4-2 Terminal 9 End part electrode conductor 10-1-10-4 1st-4th insulator layer 11 Mark 12 Area between coil patterns (area without conductor) 13 Split position
Claims (6)
を積層した積層体（１）を具備し、 該積層体（１）の絶縁体層（１０−２〜１０−４）に、
コイルパターン（２）を設定し、 該積層体（１）の両端部に、端子（４−１、４−２）を
設けたチップコイルにおいて、 上記積層体（１）のいずれか１つの表面に、 コイルの巻き方向と、端子（４−１、４−２）方向との
関係を明確にしたマーク（１１）を設け、 該マーク（１１）により、実装時の実装方向を決定可能
にしたことを特徴とするマーク付きチップコイル。1. A plurality of insulator layers (10-1 to 10-4)
A laminated body (1) in which the insulating layer (10-2 to 10-4) of the laminated body (1),
In a chip coil in which a coil pattern (2) is set and terminals (4-1, 4-2) are provided at both ends of the laminated body (1), one surface of the laminated body (1) is provided. A mark (11) that defines the relationship between the coil winding direction and the terminal (4-1, 4-2) direction is provided, and the mounting direction at the time of mounting can be determined by the mark (11). Marked chip coil characterized by.
定数を表示したことを特徴とする請求項１記載のマーク
付きチップコイル。2. The chip coil with a mark according to claim 1, wherein the mark (11) indicates a constant of the chip coil.
に、コイルパターン（２）を形成する際、 上記積層体の表面層となる第１の絶縁体層（１０−１）
上に、コイルの巻き方向と、端子（４−１、４−２）方
向との関係を明確にしたマーク（１１）を形成し、 該マークを形成した積層体を焼成して、チップコイルと
することを特徴とした請求項１記載のマーク付きチップ
コイルの製造方法。3. The insulator layer (10-2 to 10-4)
When the coil pattern (2) is formed on the first insulating layer (10-1), which is a surface layer of the laminate.
A mark (11) defining the relationship between the winding direction of the coil and the direction of the terminals (4-1, 4-2) is formed on the top, and the laminated body on which the mark is formed is fired to form a chip coil. The method for manufacturing a chip coil with a mark according to claim 1, wherein
上に、それぞれ複数のコイルパターン（２）を形成して
積層し、 この積層体の積層方向に配置された各コイルパターン
（２）間を、ビアにより接続して一体化すると共に、 該積層体に、各コイル単位に分割するための分割溝を形
成し、 この分割溝により分割して、各チップコイルを製造する
チップコイルの製造方法であって、 各コイルパターン（２）を、端部電極導体（９）付きの
コイルパターンとし、これら隣接する各コイルパターン
（２）の端部電極導体（９）同士を一体的に形成して、
所定間隔置きに、繰り返し配列した絶縁体層（１０−
２、１０−４）と、 独立したコイルパターン（２）を、一定の間隔をおい
て、繰り返しパターンとして形成した絶縁体層（１０−
３）とを積層すると共に、 積層体の表面層となる第１の絶縁体層（１０−１）上に
は、コイルの巻き方向と、端子（４−１、４−２）方向
との関係を明確にしたマーク（１１）を形成して、上記
各絶縁体層（１０−１〜１０−４）を積層した後、 該積層体を熱プレスし、脱バインダー及び焼成して分割
し、チップコイルとすることを特徴とした請求項１記載
のマーク付きチップコイルの製造方法。4. A plurality of insulator layers (10-2 to 10-4)
A plurality of coil patterns (2) are formed on each of the layers and laminated, and the coil patterns (2) arranged in the laminating direction of the laminated body are connected by vias to be integrated with each other. A method for manufacturing a chip coil, in which a dividing groove for dividing each coil unit is formed, and each chip coil is divided by the dividing groove, and each coil pattern (2) is formed into an end electrode. A coil pattern with a conductor (9) is formed, and the end electrode conductors (9) of these adjacent coil patterns (2) are integrally formed,
Insulating layers (10-
2, 10-4) and an independent coil pattern (2) are formed as a repeating pattern with a constant interval therebetween (10-).
3) is laminated, and on the first insulator layer (10-1) which is the surface layer of the laminate, the relationship between the coil winding direction and the terminal (4-1, 4-2) direction. After forming the mark (11) defining the above and stacking the above-mentioned respective insulator layers (10-1 to 10-4), the laminate is hot pressed, debindered and fired to be divided into chips. The method for producing a chip coil with a mark according to claim 1, wherein the chip coil is a coil.
コイル同士が、常に反対方向（逆方向）となるように、
コイルの巻き方向を設定して、パターニングすると共
に、 上記マーク（１１）は、 コイルパターン（２）が一体的にパターニングされてい
る方向に対して、隣合うマーク（１１）同士が、常に１
８０°回転された方向となるようにして、パターニング
することを特徴とした請求項１記載のマーク付きチップ
コイルの製造方法。5. The coil patterns (2) are arranged such that adjacent coils are always in opposite directions (opposite directions) with respect to the direction in which they are integrally patterned.
When the coil winding direction is set and patterned, the mark (11) is set such that the adjacent marks (11) are always set to 1 in the direction in which the coil pattern (2) is integrally patterned.
The method for producing a chip coil with a mark according to claim 1, wherein the patterning is performed so that the chip coil is rotated by 80 °.
で形成することを特徴とした請求項１記載のマーク付き
チップコイルの製造方法。6. The method of manufacturing a chip coil with a mark according to claim 1, wherein the mark (11) is formed by a printing method by mixing a coloring material with a glass material to form a paste.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05065014A JP3126255B2 (en) | 1993-03-24 | 1993-03-24 | Manufacturing method of marked chip coil |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05065014A JP3126255B2 (en) | 1993-03-24 | 1993-03-24 | Manufacturing method of marked chip coil |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06275438A true JPH06275438A (en) | 1994-09-30 |
| JP3126255B2 JP3126255B2 (en) | 2001-01-22 |
Family
ID=13274706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05065014A Expired - Fee Related JP3126255B2 (en) | 1993-03-24 | 1993-03-24 | Manufacturing method of marked chip coil |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3126255B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004055841A1 (en) * | 2002-12-13 | 2004-07-01 | Matsushita Electric Industrial Co., Ltd. | Multiple choke coil and electronic equipment using the same |
| JP2009105159A (en) * | 2007-10-22 | 2009-05-14 | Tokyo Coil Engineering Kk | Coil structure for inductor, and the inductor |
| JP2014187106A (en) * | 2013-03-22 | 2014-10-02 | Murata Mfg Co Ltd | Method for producing electronic component |
| JP2016092422A (en) * | 2014-10-31 | 2016-05-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Coil component assembly, coil component, and method of manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5844810U (en) * | 1981-09-21 | 1983-03-25 | ティーディーケイ株式会社 | ceramic electronic components |
| JPS59165409A (en) * | 1983-03-09 | 1984-09-18 | Nec Home Electronics Ltd | Manufacture of chip coil |
| JPS61117256U (en) * | 1985-01-08 | 1986-07-24 | ||
| JPS61295619A (en) * | 1985-06-25 | 1986-12-26 | 三菱電機株式会社 | Chip-shaped electronic component |
| JPS6230301U (en) * | 1985-08-06 | 1987-02-24 |
-
1993
- 1993-03-24 JP JP05065014A patent/JP3126255B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5844810U (en) * | 1981-09-21 | 1983-03-25 | ティーディーケイ株式会社 | ceramic electronic components |
| JPS59165409A (en) * | 1983-03-09 | 1984-09-18 | Nec Home Electronics Ltd | Manufacture of chip coil |
| JPS61117256U (en) * | 1985-01-08 | 1986-07-24 | ||
| JPS61295619A (en) * | 1985-06-25 | 1986-12-26 | 三菱電機株式会社 | Chip-shaped electronic component |
| JPS6230301U (en) * | 1985-08-06 | 1987-02-24 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004055841A1 (en) * | 2002-12-13 | 2004-07-01 | Matsushita Electric Industrial Co., Ltd. | Multiple choke coil and electronic equipment using the same |
| US7259648B2 (en) | 2002-12-13 | 2007-08-21 | Matsushita Electric Industrial Co., Ltd. | Multiple choke coil and electronic equipment using the same |
| JP2009105159A (en) * | 2007-10-22 | 2009-05-14 | Tokyo Coil Engineering Kk | Coil structure for inductor, and the inductor |
| JP2014187106A (en) * | 2013-03-22 | 2014-10-02 | Murata Mfg Co Ltd | Method for producing electronic component |
| JP2016092422A (en) * | 2014-10-31 | 2016-05-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Coil component assembly, coil component, and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3126255B2 (en) | 2001-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483414B2 (en) | Method of manufacturing multilayer-type chip inductors | |
| JPS6379307A (en) | Moltilayered transformer | |
| JPH10172831A (en) | Laminated inductor | |
| KR100304792B1 (en) | Multilayer coil and manufacturing method for the same | |
| JPH06275438A (en) | Chip coil with mark and manufacture thereof | |
| US4538346A (en) | Method for manufacture of selectively coated carrier plate | |
| JPS61256611A (en) | Production of variable chip-type inductor | |
| JP3658350B2 (en) | Manufacturing method of multilayer chip balun element | |
| US5682674A (en) | Dielectric filter and method of manufacturing the same | |
| JP3610985B2 (en) | Manufacturing method of laminated electronic component | |
| KR0154395B1 (en) | A method for manufacturing laminated type inductance components | |
| KR100293307B1 (en) | Stacked ferrite inductor and method for manufacturing the same | |
| JPH08264320A (en) | Chip inductor array | |
| JP2001345661A (en) | High frequency circuit board | |
| JPH0684690A (en) | Multilayer capacitor | |
| JPS60124813A (en) | Method of producing laminated ceramic capacitor | |
| JPS6373606A (en) | Manufacture of thick film inductor | |
| JPH082972Y2 (en) | Multilayer inductor array | |
| KR100281191B1 (en) | Stacked Chip Inductors | |
| JPH0555067A (en) | Fabrication of multilayer ceramic inductor | |
| JPH04139710A (en) | Laminated ceramic capacitor and manufacture thereof | |
| JPH09148139A (en) | Method of manufacturing laminated chip type inductor | |
| KR0125882B1 (en) | Method for manufacturing a chip type transformer | |
| JPH0555045A (en) | Chip inductor and its manufacture | |
| JPH0737719A (en) | Chip inductor and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001017 |
|
| LAPS | Cancellation because of no payment of annual fees |