JPH04137560A - Master slice lsi - Google Patents
Master slice lsiInfo
- Publication number
- JPH04137560A JPH04137560A JP26255790A JP26255790A JPH04137560A JP H04137560 A JPH04137560 A JP H04137560A JP 26255790 A JP26255790 A JP 26255790A JP 26255790 A JP26255790 A JP 26255790A JP H04137560 A JPH04137560 A JP H04137560A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- master slice
- resistance elements
- elements
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明ハ、マスクスライスＬＳＩに関し、特にチップ
完成後に、内部の抵抗値を変更できるようにし之マスタ
スライスＬＳＩＫ：関するものである０
〔従来の技術〕
異なるＬＳＩチップ間のクロックスキューヲ調整する方
法として、ＬＳＩチッグ完成後に、クロックラインの抵
抗値を調整する方法がある。[Detailed Description of the Invention] [Industrial Application Field] This invention relates to a mask slice LSI, and in particular to a master slice LSIK that allows changing the internal resistance value after the chip is completed. Technique] As a method of adjusting the clock skew between different LSI chips, there is a method of adjusting the resistance value of the clock line after the LSI chip is completed.
藁３図は従来のマスクスライスＬＩ３工のクロックスキ
ューの調整方法の一例である。図において。Figure 3 is an example of a method for adjusting clock skew in a conventional mask slice LI3 process. In fig.
（ｌａ）、 （ｌｂ）はＬＳＩチップの外部に設けられ
たクロックスキュー調整用の可変抵抗、 （２ａ）、
（２ｂ）はＬＳＩチップである。(la), (lb) are variable resistors for clock skew adjustment provided outside the LSI chip, (2a),
(2b) is an LSI chip.
次に動作について説明する。第３図の回路においては、
可変抵抗（ｌａ）、 （ｌｂ）の抵抗値を変えて。Next, the operation will be explained. In the circuit of Figure 3,
Change the resistance values of variable resistors (la) and (lb).
ＬＳＩチップ（２ａ）、 （２ｂ）間のクロックスキュ
ーの管理が行なわれる。Clock skew between LSI chips (2a) and (2b) is managed.
従来のマスクスライスＬＳＩは、可変抵抗装置が以上の
ように構成されているので、プリント基板上に、可変抵
抗素子を設ける必要があり、プリント基板上の素子数が
増加し、実装密度が下がるっまた％１１３エチッグ内の
任意の部分の抵抗値を調整することができないなどの問
題点があった。In conventional mask slice LSIs, the variable resistance device is configured as described above, so it is necessary to provide a variable resistance element on the printed circuit board, which increases the number of elements on the printed circuit board and reduces the packaging density. Another problem was that it was not possible to adjust the resistance value of any part within the %113 etch.
この発明は、上記のような問題屯を解消するためになさ
れたもので、所定の抵抗値を得ることができるマスクス
ライスＬＳＩを得ることを目的とするものである。The present invention was made in order to solve the above-mentioned problems, and an object of the present invention is to obtain a mask slice LSI that can obtain a predetermined resistance value.
〔課題を４決するための手段〕
この発明に係るマスタスライスＬＳＩは、マスクスライ
スＬＳＩの内部領域にしきつめられたトランジスタのゲ
ート抵抗を利用した抵抗素子と。[Means for Solving the Problem] A master slice LSI according to the present invention includes a resistor element that utilizes the gate resistance of a transistor confined in an internal region of a mask slice LSI.
その抵抗素子および抵抗素子間を所定の手段で短絡又は
開放できるようにし念ものである。It is important to be able to short-circuit or open the resistive elements and the resistive elements by a predetermined means.
この発明におけるマスクスライスＬＳＩは、マスクスラ
イスＬＥＩ工の内部領域にしきつめられたトランジスタ
のゲート抵抗を利用して抵抗素子を形成する。その抵抗
素子および抵抗素子間の一部又は、全てを短絡又は、開
放することにより、目的とする抵抗値を得ることができ
る。The mask slice LSI according to the present invention forms a resistance element by using the gate resistance of a transistor tightly packed in the internal region of the mask slice LEI. A desired resistance value can be obtained by short-circuiting or opening the resistive element and some or all of the resistive elements.
以下この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
この発明の一実施例を示す第１図において、（３ａ）？
（３ｂ）、 ｃ３ｃ）ｅ （３ｄ）は、マスクスライ
スＬＳＩの内部領域にあるトランジスタのゲート抵抗を
利用した抵抗素子、（４ンは抵抗素子（３ａ）の一端よ
り取り出した端子、（５）Ｖｉ抵抗素子（３ｃ）の一端
と、端子（４）を分離する絶縁膜、 （６ａ）、（６
ｂ）はこの可変抵抗装置の両端より取り出した端子であ
る。In FIG. 1 showing an embodiment of the present invention, (3a)?
(3b), c3c)e (3d) is a resistance element that uses the gate resistance of a transistor in the internal area of the mask slice LSI, (4) is a terminal taken out from one end of the resistance element (3a), (5) Vi an insulating film separating one end of the resistive element (3c) from the terminal (4), (6a), (6
b) are terminals taken out from both ends of this variable resistance device.
次に動作について説明する。このように構成された回路
においては、端子（４）と、抵抗素子（３ｃ）の一端カ
；、絶Ｒ［（５）で分離されているため、端子（６ａ）
−（５１））間は、抵抗素子（３ａ）＊ （３ｂ）の
直列抵抗で決まる抵抗値が得られる。この様な回路にお
いて、端子（６ａ）−（６ｂ）間に所定の過電圧を印加
し。Next, the operation will be explained. In the circuit configured in this way, since the terminal (4) and one end of the resistor element (3c) are separated by the resistive element (5), the terminal (6a)
-(51)), a resistance value determined by the series resistance of resistance element (3a)*(3b) is obtained. In such a circuit, a predetermined overvoltage is applied between terminals (6a) and (6b).
絶縁膜（５）の絶縁破壊を引き起こせば、抵抗素子（３
ａ）、 （３ｃ）間が短絡され、端子（６ａ） −（６
ｂ）間の抵抗値は、抵抗素子（３ａ）、 （３ｂ）の直
列抵抗と、抵抗素子（３ｃ）、（３４）の直列抵抗を並
列接続した抵抗値となる。すなわち、端子（６ａ） −
（６ｂ）間に一度過電圧を印加するかしないかで、抵抗
値を選択することができる。If dielectric breakdown of the insulating film (5) is caused, the resistance element (3)
a) and (3c) are short-circuited, and terminals (6a) - (6
The resistance value between b) is the resistance value obtained by connecting the series resistance of resistance elements (3a) and (3b) and the series resistance of resistance elements (3c) and (34) in parallel. That is, terminal (6a) −
(6b) The resistance value can be selected by whether or not to apply an overvoltage once.
第２図は、この発明の他の実施例を示す図である。図中
、（（３ａ）Ｉ （３ｂ）Ｉ ｃ３ｃ）ｅ ｃ３ａ）ｅ
（６ａ）、 （６ｂ）は。FIG. 2 is a diagram showing another embodiment of the invention. In the figure, ((3a)I (3b)I c3c)e c3a)e
(6a) and (6b).
第１図と同一である。（７）は、抵抗素子（３ｃ）と抵
抗素子（３ｄ）との一端通しを短絡する配線である。Same as FIG. 1. (7) is a wiring that short-circuits one end of the resistance element (3c) and the resistance element (3d).
このように構成された回路において５端子（６ａ）−（
６ｂ）間に得られる抵抗値は、抵抗素子（３ａ）、（３
ｂ）の直列抵抗と、抵抗素子（３ａ）ｔ （３ｄ）直列
抵抗を並列接続した抵抗値となっている。配掃（７）を
イオンビームを用いて切断すれば、端子（６ａ） −（
６ｂ）間の抵抗値を抵抗素子（３ａ）＊ （３ｂ）を直
列接続した値忙変更することができる。In the circuit configured in this way, 5 terminals (6a)-(
The resistance value obtained between resistance elements (3a) and (3b) is the resistance value obtained between resistance elements (3a) and (3
The resistance value is obtained by connecting the series resistance of b) and the series resistance of resistance elements (3a) and (3d) in parallel. If the distribution (7) is cut using an ion beam, the terminal (6a) −(
The resistance value between the resistance elements (3a) and (3b) can be changed by connecting the resistance elements (3a)*(3b) in series.
また、上記実施例においては、過電圧、イオンビームを
用いて、抵抗素子間を短絡、開放する場合について述べ
念が、化学反応や熱あるいは、他の機械的、電気的外力
を用いても上記実毫例と同様の効果を奏する。In addition, in the above embodiments, the case where the resistor elements are short-circuited or opened using an overvoltage or an ion beam is mentioned, but the above-mentioned method can also be achieved using a chemical reaction, heat, or other mechanical or electrical external force. It has the same effect as the example.
以上のようにこの発明によれば、マスクスライスＬＳＩ
の内部領域にしきつめられたトランジスタのゲートを利
用して、可変抵抗素子回路を構成したので、プリント基
板の実装′Ｍ度を上げることができる。As described above, according to the present invention, the mask slice LSI
Since the variable resistance element circuit is constructed using the gate of the transistor confined in the internal region of the circuit board, the degree of mounting of the printed circuit board can be increased.
才た。抵抗値を外力により設定できるようにし九ので、
抵抗値設定用の回路をＬＥＩ工内部あるいは外部に設け
る必要がな（、少ないスペースで回路を実現できるとい
う効果がある０Talented. Since the resistance value can be set by external force,
There is no need to provide a circuit for setting the resistance value inside or outside the LEI construction (it has the effect of realizing the circuit in a small amount of space).
第１図はこの発明の一実施例による回路図、第２図はこ
の発明の他の実施例を示す回路図％＠３図は、従来の回
路図である。
図において％（３ａ）〜（３ｄ）は抵抗素子、（４）は
端子％（５）は絶縁膜、（６ａ）＋ （６ｂ）は抵抗装
置の端子である。
なお１図中、同一符号は同一 又は相邑部分を示す。FIG. 1 is a circuit diagram according to one embodiment of the present invention, and FIG. 2 is a circuit diagram showing another embodiment of the present invention. FIG. 3 is a conventional circuit diagram. In the figure, %(3a) to (3d) are resistance elements, (4) is a terminal, %(5) is an insulating film, and (6a)+(6b) is a terminal of a resistance device. In Figure 1, the same symbols indicate the same or similar parts.
Claims (1)
ランジスタのゲート抵抗を抵抗素子として所定の抵抗回
路を構成し、上記抵抗素子間の一部又は、全てを所定の
手段で短絡又は開放して所定の抵抗値を得るようにした
可変抵抗装置を備えたマスタスライスＬＳＩ。A predetermined resistance circuit is constructed using the gate resistance of a transistor tightly packed in the internal area of the master slice LSI as a resistance element, and a predetermined resistance value is obtained by short-circuiting or opening some or all of the resistor elements by a predetermined means. A master slice LSI equipped with a variable resistance device designed to obtain
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26255790A JPH04137560A (en) | 1990-09-27 | 1990-09-27 | Master slice lsi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26255790A JPH04137560A (en) | 1990-09-27 | 1990-09-27 | Master slice lsi |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137560A true JPH04137560A (en) | 1992-05-12 |
Family
ID=17377465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26255790A Pending JPH04137560A (en) | 1990-09-27 | 1990-09-27 | Master slice lsi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137560A (en) |
-
1990
- 1990-09-27 JP JP26255790A patent/JPH04137560A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3787591B2 (en) | Resistance circuit | |
| JPH0320041B2 (en) | ||
| JPH04137560A (en) | Master slice lsi | |
| JPS636804A (en) | Manufacture of network resister | |
| JPH0350703A (en) | Manufacture of chip resistor | |
| JPH03119783A (en) | Hybrid integrated circuit device, manufacture thereof and discrimination thereof | |
| JPS5939419Y2 (en) | Jumper unit | |
| KR940004798A (en) | Hybrid IC manufacturing method | |
| JPH034187A (en) | Fuse trimming circuit | |
| JPH04137559A (en) | Variable resistance device in master slice lsi | |
| JPH02163990A (en) | Hybrid integrated circuit device | |
| JPH01316905A (en) | Hybrid integrated circuit board | |
| JPH11135920A (en) | Printed wiring board and clock skew control method | |
| JPH0121606B2 (en) | ||
| JPH0135491Y2 (en) | ||
| KR200147419Y1 (en) | The structure of resistor | |
| JPH04174589A (en) | Substrate for thick-film hybrid ic | |
| JPS61230351A (en) | Hybrid integrated circuit | |
| JPS6365601A (en) | Manufacture of network resistor | |
| JPS61290757A (en) | Semiconductor device | |
| JPS6070753A (en) | Wiring board device for film resistor | |
| JPS6384145A (en) | Printed resistor device | |
| JPH02110902A (en) | Resistance value correcting method | |
| JPH08340215A (en) | Piezoelectric oscillator and its production | |
| JPH02264460A (en) | Hybrid integrated circuit device |