JPH04134511A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04134511A JPH04134511A JP2257652A JP25765290A JPH04134511A JP H04134511 A JPH04134511 A JP H04134511A JP 2257652 A JP2257652 A JP 2257652A JP 25765290 A JP25765290 A JP 25765290A JP H04134511 A JPH04134511 A JP H04134511A
- Authority
- JP
- Japan
- Prior art keywords
- time data
- timer
- signal
- internal storage
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 3
- 238000012937 correction Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、内部記憶装置の時刻データ更新機構を有する
情報処理装置に関する。
情報処理装置に関する。
［従来の技術］
第４図は、従来の内部記憶装置の時刻データ更新機構を
示すブロック図である。タイマ装置４１がｔミリ秒後に
信号を発生するように、設定手段４３により、タイマ装
置４１のタイマカウンタにｎを設定する。タイマ装置４
１は、タイマカウンタにｎ値が設定されると、タイマカ
ウンタの減算を始め、タイマカウンタの値がＯになると
信号を発生する。信号が発生すると中央演算処理装置（
ＣＰＵ）に割り込みがかかり、割り込み処理が実行され
る。割り込み処理では、内部記憶装置の時刻データにｔ
ミリ秒を加算した後、タイマ装置４１のタイマカウンタ
に新たにｎが設定され、ｎ値が減算されていった。
示すブロック図である。タイマ装置４１がｔミリ秒後に
信号を発生するように、設定手段４３により、タイマ装
置４１のタイマカウンタにｎを設定する。タイマ装置４
１は、タイマカウンタにｎ値が設定されると、タイマカ
ウンタの減算を始め、タイマカウンタの値がＯになると
信号を発生する。信号が発生すると中央演算処理装置（
ＣＰＵ）に割り込みがかかり、割り込み処理が実行され
る。割り込み処理では、内部記憶装置の時刻データにｔ
ミリ秒を加算した後、タイマ装置４１のタイマカウンタ
に新たにｎが設定され、ｎ値が減算されていった。
［発明が解決しようとする課題］
しかし、タイマ装置の信号の発生だけを頼りにしている
ため、例えば、割り込みが禁止されていて、タイマ装置
４１が信号を発生してから割り込み処理が実行されるま
でにαミリ秒かかってしまった場合、内部記憶装置の時
刻データには、 ［ｔ＋α］ミリ秒を加算駿なければな
らないが、割り込み処理では、ｔミリ秒を加算するだけ
なので、内部記憶装置４２の時刻データと実際の時刻デ
ータとの間に誤差αミリ秒を生ずる。しかも、このよう
な場合が、２度、３度と起きると内部記憶装置４２の時
刻データと実際の時刻データとの間の誤差は、２α、３
αと大きくなる一方であるという欠点があった。
ため、例えば、割り込みが禁止されていて、タイマ装置
４１が信号を発生してから割り込み処理が実行されるま
でにαミリ秒かかってしまった場合、内部記憶装置の時
刻データには、 ［ｔ＋α］ミリ秒を加算駿なければな
らないが、割り込み処理では、ｔミリ秒を加算するだけ
なので、内部記憶装置４２の時刻データと実際の時刻デ
ータとの間に誤差αミリ秒を生ずる。しかも、このよう
な場合が、２度、３度と起きると内部記憶装置４２の時
刻データと実際の時刻データとの間の誤差は、２α、３
αと大きくなる一方であるという欠点があった。
本発明は、内部記憶装置の時刻更新に間して、内部記憶
装置の時刻データと実際の時刻との誤差を無くすことを
目的とする。
装置の時刻データと実際の時刻との誤差を無くすことを
目的とする。
［課題を解決するための手段］
本発明の第１の装置は、周期を設定する設定手段と、こ
の設定手段によって任意周期の信号を発生するタイマ装
置と、このタイマ装置によフて中央演算処理装置（ＣＰ
Ｕ）に割り込みをかけ、この割り込み信号に基づいて生
成される時刻データを記憶する内部記憶装置と、装置全
体の時間基準となる時刻信号に基づいて時刻データを生
成するカレンダ時計装置と、前記内部記憶装置の時刻デ
ータと前記カレンダ時計装置の時刻データとを比較する
比較手段と、前記比較手段にしたがって前記内部記憶装
置の時刻データを更新する更新手段とを備えたことを特
徴とし、さらに、 本発明の第２の装置は、任意周期の信号を発狙するタイ
マ装置と、このタイマ装置によって中央演算処理装置（
ＣＰ Ｕ）に割り込みをかけ、この割り込み信号に基づ
いて生成される時刻データを記憶する内部記憶装置と、
装置全体の時間基準となる時刻信号に基づいて時刻デー
タを生成するカレンダ時計装置と、前記内部記憶装置の
時刻データと前記カレンダ時計装置の時刻データとを比
較する比較手段と、前記比較手段にしたがフて前記タイ
マ装置の周期を更新する更新手段１と、前記比較手段に
したがって前記内部記憶装置の時刻データを更新する更
新手段２とを備えたことを特徴とする。
の設定手段によって任意周期の信号を発生するタイマ装
置と、このタイマ装置によフて中央演算処理装置（ＣＰ
Ｕ）に割り込みをかけ、この割り込み信号に基づいて生
成される時刻データを記憶する内部記憶装置と、装置全
体の時間基準となる時刻信号に基づいて時刻データを生
成するカレンダ時計装置と、前記内部記憶装置の時刻デ
ータと前記カレンダ時計装置の時刻データとを比較する
比較手段と、前記比較手段にしたがって前記内部記憶装
置の時刻データを更新する更新手段とを備えたことを特
徴とし、さらに、 本発明の第２の装置は、任意周期の信号を発狙するタイ
マ装置と、このタイマ装置によって中央演算処理装置（
ＣＰ Ｕ）に割り込みをかけ、この割り込み信号に基づ
いて生成される時刻データを記憶する内部記憶装置と、
装置全体の時間基準となる時刻信号に基づいて時刻デー
タを生成するカレンダ時計装置と、前記内部記憶装置の
時刻データと前記カレンダ時計装置の時刻データとを比
較する比較手段と、前記比較手段にしたがフて前記タイ
マ装置の周期を更新する更新手段１と、前記比較手段に
したがって前記内部記憶装置の時刻データを更新する更
新手段２とを備えたことを特徴とする。
［作用コ
割り込みによるタイマ信号の積算値と時計機能による積
算値を比較して修正をかける。
算値を比較して修正をかける。
［実施例］
第１図は、本発明の一実施例を示す装置の構成図である
。ＣＰＵＩＩ、タイマ１２、割り込みコントローラ１３
、カレンダ時計１４、ＲＡＭ１５の各々は、信号線１６
を介して接続されている。
。ＣＰＵＩＩ、タイマ１２、割り込みコントローラ１３
、カレンダ時計１４、ＲＡＭ１５の各々は、信号線１６
を介して接続されている。
第２図（ａ）は、本発明の第１の装置の機構を示すブロ
ック図である。タイマ装置（２１ａ）がｔミリ秒後に信
号を発生するように、設定手段（２４ａ）により、タイ
マ装置（２１ａ）のタイマカウンタにｎを設定する。タ
イマ装置（２１ａ）は、タイマカウンタにｎ値が設定さ
れると、タイマカウンタの減算を始め、タイマカウンタ
の値がＯになると信号を発生する。信号が発生すると、
割り込みがかかり、割り込み処理が実行される。
ック図である。タイマ装置（２１ａ）がｔミリ秒後に信
号を発生するように、設定手段（２４ａ）により、タイ
マ装置（２１ａ）のタイマカウンタにｎを設定する。タ
イマ装置（２１ａ）は、タイマカウンタにｎ値が設定さ
れると、タイマカウンタの減算を始め、タイマカウンタ
の値がＯになると信号を発生する。信号が発生すると、
割り込みがかかり、割り込み処理が実行される。
割り込み処理では、比較手段（２５ａ）により、カレン
ダ時計装置（２２ａ）の時刻データと内部記憶装置（２
３ａ）の時刻データを比較し、その結果にしたがって、
更新手段（２６ａ）により、内部記憶装置（２３ａ）の
時刻データを更新する。
ダ時計装置（２２ａ）の時刻データと内部記憶装置（２
３ａ）の時刻データを比較し、その結果にしたがって、
更新手段（２６ａ）により、内部記憶装置（２３ａ）の
時刻データを更新する。
第２図（ｂ）は、本発明の第２の装置の機構を示すブロ
ック図である。タイマ装置（２ｌ ｂ）がｔミリ秒毎に
信号を発生するように、更新手段１（２４ｂ）により、
タイマ装置（２ｌ ｂ）のタイマカウンタにｎを設定す
る。タイマ装置（２１ｂ）は、タイマカウンタにｎ値が
設定されると、タイマカウンタの減算を始め、タイマカ
ウンタの値か０になると信号を発生する。信号が発生す
ると、割り込みがかかり、割り込み処理が実行される。
ック図である。タイマ装置（２ｌ ｂ）がｔミリ秒毎に
信号を発生するように、更新手段１（２４ｂ）により、
タイマ装置（２ｌ ｂ）のタイマカウンタにｎを設定す
る。タイマ装置（２１ｂ）は、タイマカウンタにｎ値が
設定されると、タイマカウンタの減算を始め、タイマカ
ウンタの値か０になると信号を発生する。信号が発生す
ると、割り込みがかかり、割り込み処理が実行される。
割り込み処理では、比較手段（２５ｂ）により、カレン
ダ時計装置（２２ｂ）の時刻データと内部記憶装置（２
３ｂ）の時刻データを比較し、その結果にしたがって、
更新手段１ （２４ｂ）により、タイマ装置（２１ｂ）
の周期を、更新手段２（２６ｂ）により、内部記憶装置
（２３ｂ）の時刻データを更新する。
ダ時計装置（２２ｂ）の時刻データと内部記憶装置（２
３ｂ）の時刻データを比較し、その結果にしたがって、
更新手段１ （２４ｂ）により、タイマ装置（２１ｂ）
の周期を、更新手段２（２６ｂ）により、内部記憶装置
（２３ｂ）の時刻データを更新する。
次に、このように構成された装置の動作を、第１の装置
は第３図（ａ）に、第２の装置は第３図（ｂ）に示すフ
ローチャートに基づいて説明する。
は第３図（ａ）に、第２の装置は第３図（ｂ）に示すフ
ローチャートに基づいて説明する。
まず、初期化処理として、タイマ１２が１秒の約数とな
るｔミリ秒後に信号を発生するように、タイマ１２のタ
イマカウンタにｎを設定しく３Ａ）１秒に１回の割合で
カレンダ時計１４の時刻データとＲＡＭ１５の時刻デー
タを比較するために１ ［秒］／１［ミリ秒コの値を補
正カウンタにセットするく３Ｂ）。
るｔミリ秒後に信号を発生するように、タイマ１２のタ
イマカウンタにｎを設定しく３Ａ）１秒に１回の割合で
カレンダ時計１４の時刻データとＲＡＭ１５の時刻デー
タを比較するために１ ［秒］／１［ミリ秒コの値を補
正カウンタにセットするく３Ｂ）。
タイマ１２は、タイマカウンタに値が設定されるとタイ
マカウンタの減算を始め、タイマカウンタの値がＯにな
ると、信号線１６を介して割り込みコントローラ１３に
信号を送信する。割り込みコントローラ１３は、タイマ
１１からの信号を受信すると、信号線１６を介してＣＰ
ＵＩＩに信号を送信する。ＣＰＵＩ １は、割り込みコ
ントローラ１３からの信号を受信すると、割り込み処理
を実行する。
マカウンタの減算を始め、タイマカウンタの値がＯにな
ると、信号線１６を介して割り込みコントローラ１３に
信号を送信する。割り込みコントローラ１３は、タイマ
１１からの信号を受信すると、信号線１６を介してＣＰ
ＵＩＩに信号を送信する。ＣＰＵＩ １は、割り込みコ
ントローラ１３からの信号を受信すると、割り込み処理
を実行する。
割り込み処理では、補正カウンタを減算しく３Ｃ）、補
正カウンタの値が０であるかどうか、つまりカレンダ１
４の時刻データとＲＡＴＶ１１５の時刻データの比較が
必要かどうか調べる（３Ｄ）。
正カウンタの値が０であるかどうか、つまりカレンダ１
４の時刻データとＲＡＴＶ１１５の時刻データの比較が
必要かどうか調べる（３Ｄ）。
比較が必要でない場合は、ＲＡＭ１５の時刻データにｔ
［ミリ秒］を加算する（３Ｅ）。加算の結果、ミリ秒の
桁が１０００以上になった場合は、ミリ秒の桁をＯにす
ると同時に、秒の桁に１を加算し、その結果、秒の桁が
６０以上になった場合は、秒の桁を０にすると同時に、
分の桁に１を加算する。同様にして、それぞれの桁にお
いての桁上げをしく３Ｆ）、第１の装置では、さらにタ
イマカウンタにｎを設定する（３Ｇ）。比較が必要であ
る場合は、補正カウンタを再設定した（３Ｈ）後、カレ
ンダ時計１４の時刻データを１９８０年１月１日０時Ｏ
分０秒からの秒数に変換しく３Ｉ）ＲＡＭ１５の時刻デ
ータも同様の変換をして（３Ｊ）、その変換された２つ
値を比較する（３Ｋ）。比較の結果が等しい場合は、Ｒ
ＡＭ１５の時刻データに七［ミリ秒コを加算しく３Ｅ）
、必要ならばそれぞれの桁の桁上げをしく３Ｆ）、第１
の装置では、さらにタイマカウンタにｎを設定する（３
Ｇ）。比較の結果が等しくない場合は、カレンダ時計１
４の時刻データをＲＡＭ１５の時刻データにコピーＬ／
（３Ｌ）、ミリ秒の桁をＯに設定しく３Ｍ）、第２の装
置では、さらにタイマカウンタを再設定する（３Ｇ）。
［ミリ秒］を加算する（３Ｅ）。加算の結果、ミリ秒の
桁が１０００以上になった場合は、ミリ秒の桁をＯにす
ると同時に、秒の桁に１を加算し、その結果、秒の桁が
６０以上になった場合は、秒の桁を０にすると同時に、
分の桁に１を加算する。同様にして、それぞれの桁にお
いての桁上げをしく３Ｆ）、第１の装置では、さらにタ
イマカウンタにｎを設定する（３Ｇ）。比較が必要であ
る場合は、補正カウンタを再設定した（３Ｈ）後、カレ
ンダ時計１４の時刻データを１９８０年１月１日０時Ｏ
分０秒からの秒数に変換しく３Ｉ）ＲＡＭ１５の時刻デ
ータも同様の変換をして（３Ｊ）、その変換された２つ
値を比較する（３Ｋ）。比較の結果が等しい場合は、Ｒ
ＡＭ１５の時刻データに七［ミリ秒コを加算しく３Ｅ）
、必要ならばそれぞれの桁の桁上げをしく３Ｆ）、第１
の装置では、さらにタイマカウンタにｎを設定する（３
Ｇ）。比較の結果が等しくない場合は、カレンダ時計１
４の時刻データをＲＡＭ１５の時刻データにコピーＬ／
（３Ｌ）、ミリ秒の桁をＯに設定しく３Ｍ）、第２の装
置では、さらにタイマカウンタを再設定する（３Ｇ）。
［発明の効果コ
以上、説明した本発明によれば、カレンダ時計装置の時
刻データと内部記憶装置の時刻データの比較を行い、そ
の比較結果にしたがって、内部記憶装置の時刻データの
更新をすることにより、内部記憶装置の時刻データと実
際の時刻との間の詔差を可能な限り無くすことができる
という効果を有する。
刻データと内部記憶装置の時刻データの比較を行い、そ
の比較結果にしたがって、内部記憶装置の時刻データの
更新をすることにより、内部記憶装置の時刻データと実
際の時刻との間の詔差を可能な限り無くすことができる
という効果を有する。
第１図は、本発明の一実施例を示す装置の構成図である
。 第２図（ａ）は、本発明の第１の装置の機構を示す図、
第２図（ｂ）は、本発明の第２の装置の機構を示すブロ
ック図である。 第３図（ａ）は、本発明の上記装置の第１の装置の動作
を示す図、第３図（ｂ）は、本発明の第２の装置の動作
を示すフローチャートである。 第４図は、従来の機構を示すブロック図である。 ２１ａ ・ ２２ａ ・ ２３ａ ・ ２４ａ ・ ２５ａ ・ ６Ｐ ２１ｂ ・ ２２ｂ φ ２３ｂ ◆ ２４ｂ台 ２５ｂ ・ ２６ｂ ・ ・タイマ装置 ・カレンダ時計装置 ・内部記憶装置 ・設定手段 ・比較手段 ・更新手段 ・タイマ装置 ・カレンダ時計装置 ・内部記憶装置 ・更新手段ｌ ・比較手段 ・更新手段２ 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他−名 第１ 電・１−１話み待ち 第３ 図（ｂ） 第４図
。 第２図（ａ）は、本発明の第１の装置の機構を示す図、
第２図（ｂ）は、本発明の第２の装置の機構を示すブロ
ック図である。 第３図（ａ）は、本発明の上記装置の第１の装置の動作
を示す図、第３図（ｂ）は、本発明の第２の装置の動作
を示すフローチャートである。 第４図は、従来の機構を示すブロック図である。 ２１ａ ・ ２２ａ ・ ２３ａ ・ ２４ａ ・ ２５ａ ・ ６Ｐ ２１ｂ ・ ２２ｂ φ ２３ｂ ◆ ２４ｂ台 ２５ｂ ・ ２６ｂ ・ ・タイマ装置 ・カレンダ時計装置 ・内部記憶装置 ・設定手段 ・比較手段 ・更新手段 ・タイマ装置 ・カレンダ時計装置 ・内部記憶装置 ・更新手段ｌ ・比較手段 ・更新手段２ 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他−名 第１ 電・１−１話み待ち 第３ 図（ｂ） 第４図
Claims (2)
- （１）周期を設定する設定手段と、 この設定手段によって任意周期の信号を発生するタイマ
装置と、 このタイマ装置によって中央演算処理装置（ＣＰＵ）に
割り込みをかけ、この割り込み信号に基づいて生成され
る時刻データを記憶する内部記憶装置と、 装置全体の時間基準となる時刻信号に基づいて時刻デー
タを生成するカレンダ時計装置と、前記内部記憶装置の
時刻データと前記カレンダ時計装置の時刻データとを比
較する比較手段と、前記比較手段にしたがって前記内部
記憶装置の時刻データを更新する更新手段とを備えたこ
とを特徴とする情報処理装置。 - （２）任意周期の信号を発生するタイマ装置と、このタ
イマ装置によって中央演算処理装置（ＣＰＵ）に割り込
みをかけ、この割り込み信号に基づいて生成される時刻
データを記憶する内部記憶装置と、 装置全体の時間基準となる時刻信号に基づいて時刻デー
タを生成するカレンダ時計装置と、前記内部記憶装置の
時刻データと前記カレンダ時計装置の時刻データとを比
較する比較手段と、前記比較手段にしたがって前記タイ
マ装置の周期を更新する更新手段１と、 前記比較手段にしたがって前記内部記憶装置の時刻デー
タを更新する更新手段２と を備えたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257652A JPH04134511A (ja) | 1990-09-27 | 1990-09-27 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257652A JPH04134511A (ja) | 1990-09-27 | 1990-09-27 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04134511A true JPH04134511A (ja) | 1992-05-08 |
Family
ID=17309225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257652A Pending JPH04134511A (ja) | 1990-09-27 | 1990-09-27 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04134511A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006172030A (ja) * | 2004-12-15 | 2006-06-29 | Meidensha Corp | ディジタル処理装置における時刻データ取得方法 |
-
1990
- 1990-09-27 JP JP2257652A patent/JPH04134511A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006172030A (ja) * | 2004-12-15 | 2006-06-29 | Meidensha Corp | ディジタル処理装置における時刻データ取得方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8438415B2 (en) | Performing a perform timing facility function instruction for synchronizing TOD clocks | |
| US5636373A (en) | System for synchronizing logical clock in logical partition of host processor with external time source by combining clock adjustment value with specific value of partition | |
| US3932847A (en) | Time-of-day clock synchronization among multiple processing units | |
| JPH04134511A (ja) | 情報処理装置 | |
| JPWO2020059137A1 (ja) | 通信装置、通信システム、通信方法および通信プログラム | |
| JPH0654476B2 (ja) | 制御メモリ誤り訂正制御方式 | |
| EP0837448A2 (en) | Microcomputer with controller operating in syschronism with external synchronoussignal | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JP2725419B2 (ja) | 計数回路 | |
| US11907143B2 (en) | Method and device for timestamping and synchronization with high-accuracy timestamps in low-power sensor systems | |
| KR930005650B1 (ko) | 타이머를 이용한 일정시간 지연방법 | |
| JPH0643963A (ja) | 計時機能を備えた計算機システム | |
| JPH05216557A (ja) | 計算機用外部時計と内部時計の切替方式 | |
| JPS62266630A (ja) | 情報処理装置の実行時間アカウンテイング方式 | |
| JPH04247531A (ja) | 障害検出方式 | |
| JPH05134868A (ja) | ソフトタイマ制御方法 | |
| JPH05304466A (ja) | 時計回路 | |
| JPH0789326B2 (ja) | ホストコンピュータ | |
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPH11110233A (ja) | 割り込み受け付け装置および信号処理装置 | |
| JPH05108197A (ja) | コンピユータネツトワークに於ける各ｃｐｕの時刻修正方式 | |
| JPS63214841A (ja) | 制御メモリ誤り訂正制御方式 | |
| JPS61281342A (ja) | プログラムの暴走防止装置 | |
| JPH05210597A (ja) | 記憶装置のパトロール回路 | |
| JPS62266611A (ja) | 計算機付加機構時限装置 |