JPH04133321A - Chemical vapor growth method of metal thin film - Google Patents

Chemical vapor growth method of metal thin film

Info

Publication number
JPH04133321A
JPH04133321A JP25457690A JP25457690A JPH04133321A JP H04133321 A JPH04133321 A JP H04133321A JP 25457690 A JP25457690 A JP 25457690A JP 25457690 A JP25457690 A JP 25457690A JP H04133321 A JPH04133321 A JP H04133321A
Authority
JP
Japan
Prior art keywords
aluminum
thin film
substrate
metal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25457690A
Other languages
Japanese (ja)
Inventor
Takao Amasawa
天沢 敬生
Yasuo Kunii
泰夫 国井
Mutsunobu Arita
有田 睦信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP25457690A priority Critical patent/JPH04133321A/en
Publication of JPH04133321A publication Critical patent/JPH04133321A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To prevent an aluminum nucleus from being produced on an insulating thin film by a method wherein aluminum is grown selectively in a state that one part of a substrate has been protected by using an amorphous semiconductor thin film. CONSTITUTION:An amorphous silicon thin film 8 is set inside a CVD apparatus; the apparatus is evacuated to produce a vacuum; after that, the surface is etched by using an RF plasma or an ECR method; then, aluminum is rapidly grown selectively inside a CVD reaction furnace. Since, in succession to the etching operation, the aluminum is rapidly grown selectively, aluminum 6 is filled into a via hole. Since an interlayer insulating film 4 is covered with the amorphous silicon thin film 8 at this time, it is possible to restrain an aluminum nucleus from being produced. Then, the amorphous silicon thin film is removed by using a mixed-gas plasma of CF4 and oxygen. Any well-known method for removing the film can be applied.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の電極または配線に用いるための金
属薄膜の堆積方法、特に化学的気相成長法に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of depositing a metal thin film for use in electrodes or wiring of a semiconductor device, particularly to a chemical vapor deposition method.

[従来の技術] 化学的気相成長を用いたアルミニウムの選択成長とは、
アルミニウム薄膜を絶縁性材料上には堆積させずに、金
属または半導体材料上にのみ堆積するものである。この
アルミニウムの選択成長では基板材質の差異のみを利用
して薄膜堆積の選択性を実現しているために、アルミニ
ウムを堆積する部分の基板表面は理想的な金属や半導体
の材質か露出されており、かつアルミニウムか堆積しな
い表面領域には汚染や損傷の無い均質な絶縁性薄膜とな
っている必要かある。しかしなから、現実のLSI製造
プロセスにおいては、これらの表面は理想的な状態とは
なっていないのが普通である。
[Prior art] Selective growth of aluminum using chemical vapor deposition is:
A thin aluminum film is not deposited on an insulating material, but only on a metal or semiconductor material. This selective growth of aluminum utilizes only differences in substrate materials to achieve selectivity in thin film deposition, so the surface of the substrate where aluminum is deposited is either an ideal metal or semiconductor material or exposed. , and the surface area where aluminum is not deposited must be a homogeneous insulating thin film without contamination or damage. However, in actual LSI manufacturing processes, these surfaces are usually not in an ideal state.

金属や半導体の表面はほとんとの場合、自然酸化膜層や
表面汚染層に覆われており、また絶縁性薄膜表面は組成
や堆積法の差異に基づく膜質変化、あるいはプロセス中
に発生した損傷か存在する。
In most cases, the surfaces of metals and semiconductors are covered with a natural oxide layer or a surface contamination layer, and the surface of an insulating thin film is subject to changes in film quality due to differences in composition or deposition method, or damage caused during the process. exist.

これらのために、凹凸の激しいアルミニウム膜か成長し
たり、絶縁性薄膜上にアルミニウム核か発生しやすくな
る場合かしばしばある。
For these reasons, an aluminum film with severe irregularities often grows, or aluminum nuclei are likely to be generated on an insulating thin film.

第3図は、半導体装置の製造プロセスにおいて、従来の
アルミニウムの選択成長技術を用いてピアホール埋め込
みを行う際の、埋め込み工程の部分のみを示した図であ
って、1はンリコン基板、2は絶縁膜パターン、3は第
1層配線パターン、4は層間絶縁膜、5は1間絶縁膜に
開口されたピアホールである。第3図(a)は層間絶縁
膜4にピアホール5が開口された状態のピアホール部分
の断面構造を示している。この試料をCVD装置にセン
トしてアルミニウムの選択成長を行ってピアホール部分
を埋め込むか、その際にピアホール内に露出した第1層
のアルミニウム配線表面には自然酸化膜層か形成されて
いるために、これを取り除くための前処理か必要である
。この前処理法としては、希弗酸液などを用いてアルミ
ニウム表面を軽くエツチングする方法や、試料をCVD
装置内にセントして真空に引いた後にRFプラズマやE
CRなとを用いて表面をエツチングし、続いてCVD反
応炉内にて速やかにアルミニウムの選択成長を行う方法
なとかある。前者の方法では、表面をエツチングした後
に大気中に放置されることになり再びアルミニウム表面
か酸化されてしまい、それはと有効ではないが、後者の
場合、高真空に保ち、かつ短時間の間に堆積を開始する
ことにより自然酸化膜形成が防止され、良質なアルミニ
ウム膜の堆積か可能となる。しかしながら、RPエツチ
ングを行って損傷を受けた絶縫膜表面では第3図(b)
に示すようにアルミニウム核7が発生し、いわゆる選択
性が劣化してしまうという問題がある。この選択性劣化
の問題はアルミニウム堆積前処理としてのRFエツチン
グに限ったことてはなく、例えば絶縁性薄膜がプラズマ
CVDを用いて堆積したシリコン窒化膜等の場合には、
材料自身の性質やストイキオメトリからのずれ、プラズ
マによる損傷等に起因して、熱酸化を用いて堆積したシ
リコン酸化膜よりも核が発生しやすかった。
FIG. 3 is a diagram showing only the embedding process when performing pier hole embedding using conventional aluminum selective growth technology in the manufacturing process of semiconductor devices, in which 1 is a silicon substrate, 2 is an insulating In the film pattern, 3 is a first layer wiring pattern, 4 is an interlayer insulating film, and 5 is a peer hole opened in the first layer insulating film. FIG. 3(a) shows a cross-sectional structure of a pier hole portion in which a pier hole 5 is opened in an interlayer insulating film 4. As shown in FIG. Either send this sample to a CVD device and perform selective growth of aluminum to fill the pier hole, or at that time, a natural oxide layer is formed on the surface of the first layer of aluminum wiring exposed in the pier hole. , pretreatment is required to remove this. This pretreatment method includes lightly etching the aluminum surface using a dilute hydrofluoric acid solution, and CVD
After entering the device and drawing a vacuum, RF plasma or E
There is a method in which the surface is etched using CR etching, and then aluminum is rapidly selectively grown in a CVD reactor. In the former method, the surface is left exposed to the atmosphere after being etched, and the aluminum surface is oxidized again, which is not effective. By starting the deposition, the formation of a native oxide film is prevented and a high quality aluminum film can be deposited. However, the surface of the sewn membrane damaged by RP etching is shown in Fig. 3(b).
As shown in FIG. 2, aluminum nuclei 7 are generated, and there is a problem that so-called selectivity is deteriorated. This problem of selectivity deterioration is not limited to RF etching as a pretreatment for aluminum deposition; for example, when the insulating thin film is a silicon nitride film deposited using plasma CVD,
Nucleation was more likely to occur in silicon oxide films deposited using thermal oxidation than in silicon oxide films deposited using thermal oxidation, due to the properties of the material itself, deviations from stoichiometry, and damage caused by plasma.

[発明が解決しようとする課題] このように選択性が劣化し絶縁膜上にアルミニウム核か
発生した場合には、以後の工程で全面に堆積するアルミ
ニウム膜に凹凸か発生し、配線パターンの微細加工か困
難になるとともに、膜質劣化による電気抵抗率増大、マ
イクレーンヨン耐性劣化なとの諸々の問題か生しる。
[Problem to be Solved by the Invention] If the selectivity deteriorates and aluminum nuclei are generated on the insulating film, unevenness will occur in the aluminum film deposited over the entire surface in subsequent steps, and the fineness of the wiring pattern will be reduced. Processing becomes difficult, and various problems arise, such as increased electrical resistivity due to deterioration of film quality and deterioration of micro-rayon resistance.

本発明は、絶縁性薄膜上への核発生を防ぎ選択性を安定
に確保した状態で、金属材料なとの上に平滑で良質なア
ルミニウム薄膜を選択成長する方法を提供することにあ
る。特に選択成長前にRFエツチング等により基板をク
リーニングしたときの絶縁膜上へのアルミニウム核発生
を防止することか本発明の主要な目的の1っである。
An object of the present invention is to provide a method for selectively growing a smooth, high-quality aluminum thin film on a metal material while preventing nucleation on the insulating thin film and stably ensuring selectivity. In particular, one of the main objects of the present invention is to prevent the generation of aluminum nuclei on the insulating film when the substrate is cleaned by RF etching or the like before selective growth.

[問題点を解決するための手段] 本発明においては、絶縁性薄膜上におけるアルミニウム
核発生を防ぐために絶縁性薄膜よりもさらに核発生の程
度を低く抑えることかできるアモルファス性半導体薄膜
を用いて基板の一部を保護した状態でアルミニウムの選
択成長を行うものである。アモルファス性半゛導体薄膜
による部分的な基板表面の保護方法としては、(1)基
板上に単にアモルファス性半導体薄膜パターンを形成す
る方法、(2)アモルファス性半導体薄膜を全面または
部分的に形成した後、レーザーアニールや固相エピタキ
ノヤル成長等を用いてアモルファス性半導体薄膜の全部
または一部を結晶化させる方法、(3)基板上に結晶性
半導体薄膜パターン(単結晶、多結晶いずれも可)を形
成した後、この半導体薄膜パターン表面をイオン照射等
によってアモルファス化する方法なとかある。
[Means for Solving the Problems] In the present invention, in order to prevent aluminum nucleation on an insulating thin film, an amorphous semiconductor thin film that can suppress the degree of nucleation even lower than an insulating thin film is used to form a substrate. In this method, selective growth of aluminum is performed with a portion of the aluminum layer protected. Methods for protecting a partial substrate surface with an amorphous semiconductor thin film include (1) simply forming an amorphous semiconductor thin film pattern on the substrate; (2) forming an amorphous semiconductor thin film on the entire surface or in part; After that, a method of crystallizing all or part of the amorphous semiconductor thin film using laser annealing, solid phase epitaxial growth, etc.; (3) forming a crystalline semiconductor thin film pattern (either single crystal or polycrystalline) on the substrate; After formation, there is a method of making the surface of this semiconductor thin film pattern amorphous by ion irradiation or the like.

[作用〕 アルミニウムの選択成長においては、アルミニウムの堆
積は導電性基板上で進行し、絶縁性基板上では進行しな
い。両者の中間である半導体基板上の場合には、おおよ
そ、アルミニウム堆積は可能と考えてよいか、例外的な
場合かある。通常シリコン半導体装置の基板として用い
られる単結晶シリコンウェハや、電極材料として用いら
れる多結晶シリコンにおいては、一般に用いられる条件
下ではドーパントの種類やその濃度によらず、選択成長
条件においてアルミニウムの堆積か可能である。ところ
か、蒸着やスパッタ、熱CVDなとの方法を用いて比較
的低温で堆積したアモルファス状のシリコン材料基板上
には、通常の選択成長条件下においてアルミニウムの堆
積は進行しない。
[Operation] In the selective growth of aluminum, aluminum deposition progresses on the conductive substrate and does not progress on the insulating substrate. In the case of a semiconductor substrate, which is between the two, it may be considered possible to deposit aluminum, or there may be exceptional cases. In single-crystal silicon wafers, which are normally used as substrates for silicon semiconductor devices, and polycrystalline silicon, which is used as electrode material, aluminum can be deposited under selective growth conditions under commonly used conditions, regardless of the type of dopant or its concentration. It is possible. However, on an amorphous silicon material substrate deposited at a relatively low temperature using a method such as evaporation, sputtering, or thermal CVD, aluminum does not deposit under normal selective growth conditions.

同様に、単結晶や多結晶ノリコン材料であっても、RF
エツチング等のイオン照射によって衝撃を受はアモルフ
ァス状になった場合には、これらの基板上にはアルミニ
ウムは堆積しなくなる。絶縁性薄膜かイオン照射される
とアルミニウム選択成長時に高密度のアルミニウム核か
発生するのと対照的に、アモルファス性半導体では核発
生かきわめて低いことか実験的に確認された。以上のこ
とから、アモルファス性を有する半導体基板の上てはア
ルミニウム核発生を抑制でき、絶縁性薄膜をアモルファ
ス性半導体材料で保護することによって、アルミニウム
選択成長における選択性を大幅に改善することか可能と
なる。
Similarly, even with single crystal or polycrystalline Noricon materials, RF
If the substrate becomes amorphous due to ion irradiation such as etching, aluminum will no longer be deposited on these substrates. In contrast to the high density of aluminum nuclei generated during aluminum selective growth when an insulating thin film is irradiated with ions, it has been experimentally confirmed that nucleation is extremely low in amorphous semiconductors. From the above, it is possible to suppress aluminum nucleation on an amorphous semiconductor substrate, and to significantly improve selectivity in aluminum selective growth by protecting an insulating thin film with an amorphous semiconductor material. becomes.

[実施例] (実施例1) 第1図(よ2、多層配線におけるピアホール埋め込みを
例とした本発明の第1の実施例を説明する図である。
[Example] (Example 1) Fig. 1 (2) is a diagram illustrating a first example of the present invention, taking as an example the embedding of peer holes in multilayer wiring.

第1図(a)はシリコン基板lの上に絶縁膜パターン2
、第1層配線パターン3か形成されており、この上に層
間絶縁膜4とアモルファスシリコン薄膜8を順次堆積し
た後リソグラフィおよびエツチング技術を用いてピアホ
ール5を開口したものである。
Figure 1(a) shows an insulating film pattern 2 on a silicon substrate l.
, a first layer wiring pattern 3 is formed, and after an interlayer insulating film 4 and an amorphous silicon thin film 8 are sequentially deposited thereon, a peer hole 5 is opened using lithography and etching techniques.

アモルファスシリコン薄膜8は本発明における重要な構
成要素であり、これにより層間絶縁膜4の上のアルミニ
ウム核発生を防止するものである。
The amorphous silicon thin film 8 is an important component in the present invention, and thereby prevents the generation of aluminum nuclei on the interlayer insulating film 4.

アモルファスシリコン薄膜の膜質は、組成や堆積法の違
いによってこれまで種々のものか知られているか、本発
明においてはこれらの何れでもその目的に用いることが
できる。例えばドーパントに関しては、ノンドープやリ
ンドープ、ポロンドープなと何れも可能であり、酸素や
炭素、水素等を含むアモルファスンリコン膜でも十分使
用できる。
Various types of amorphous silicon thin films have been known depending on their composition and deposition method, and any of these can be used for the purpose of the present invention. For example, as for the dopant, non-doped, phosphorus-doped, or poron-doped can be used, and an amorphous silicon film containing oxygen, carbon, hydrogen, etc. can also be used.

また、堆積法に関しても、スパッタや蒸着の他に熱CV
DやプラズマCVD等を用いてもよい。膜厚は目的に応
して自由に選ぶことかでき、ピンホールかなくマスクと
しての効果か得られる程度以上に厚ければよいので、こ
こでは500人とした。
Regarding deposition methods, in addition to sputtering and vapor deposition, thermal CVD
D, plasma CVD, etc. may be used. The thickness of the film can be freely selected depending on the purpose, as long as it is thick enough to provide a mask effect without pinholes, so here it was set at 500 people.

この試料をCVD装置にセットしてアルミニウムの選択
成長を行ってピアホール部分を埋め込むのであるか、そ
の際にピアホール内に露出した第1層のアルミニウム配
線表面には自然酸化膜層か形成されているために、これ
を取り除くための前処理か必要である。この前処理法と
しては、希弗酸液などを用いてアルミニウム表面を軽く
エツチングする方法や、試料をCVD装置内にセットし
て真空に引いた後にl?FプラズマやECRなとを用い
て表面をエツチングし、ついてCVD反応炉内にて速や
かにアルミニウムの選択成長を行う方法なとかある。前
者の方法では、表面をエツチングした後に大気中に放置
されることになり再びアルミニウム表面か酸化されてし
まい、それはと有効ではないが、後者の場合、高真空に
保ちかつ短時間の間に堆積を開始することにより自然酸
化膜形成が防止され、良質なアルミニウム膜の堆積か可
能となる。
This sample is set in a CVD device and selective growth of aluminum is performed to fill the pier hole. At that time, a natural oxide film layer is formed on the surface of the first layer of aluminum wiring exposed inside the pier hole. Therefore, pretreatment is necessary to remove this. This pretreatment method includes lightly etching the aluminum surface using a dilute hydrofluoric acid solution, or placing the sample in a CVD device and drawing a vacuum, followed by l? There is a method of etching the surface using F plasma or ECR, and then selectively growing aluminum immediately in a CVD reactor. In the former method, the surface is left exposed to the atmosphere after being etched, and the aluminum surface is oxidized again, which is not effective. By starting the process, formation of a natural oxide film is prevented and a high quality aluminum film can be deposited.

ここてRFエツチング条件はRIEモードを用い、アル
ゴンガス圧力5mTorr、 RFパワー150W、エ
ツチング時間を5分間としたか、アルミニウム表面の酸
化物層か除去され、かつアモルファスノリコン層か全て
エツチングされてしまわない程度であれば他のエツチン
グ条件でも構わない。なお、RFエツチングを行う際に
イオン衝撃によって結晶性のシリコン表面がアモルファ
ス化することか知られていることから、本実施例におけ
るようなRFエツチングを行う場合には、アモルファス
シリコン薄膜8を、多結晶シリコンや単結晶シリコンな
との結晶性シリコン薄膜に置き換えることか可能である
Here, the RF etching conditions were RIE mode, argon gas pressure of 5 mTorr, RF power of 150 W, and etching time of 5 minutes.The oxide layer on the aluminum surface was removed and the amorphous amorphous silicon layer was completely etched. Other etching conditions may be used as long as there is no problem. It is known that when performing RF etching, the crystalline silicon surface becomes amorphous due to ion bombardment, so when performing RF etching as in this example, the amorphous silicon thin film 8 is It is possible to replace it with a crystalline silicon thin film such as crystalline silicon or single crystal silicon.

RFエツチングに引き続いて速やかにアルミニウムを選
択成長することにより、第1図(b)に示すようにピア
ホール内部にアルミニウム6が埋め込まれる。このとき
層間絶縁膜上はアモルファスシリコン薄膜で覆われてい
るため、従来問題となっていたようなアルミニウム核発
生を抑制することがてきる。アルミニウムの堆積条件は
特開昭63−033569.特開昭63−047364
.または、特開昭63−282274に開示されている
方法と同様でよい。
Immediately following the RF etching, aluminum is selectively grown to fill the inside of the peer hole with aluminum 6, as shown in FIG. 1(b). At this time, since the interlayer insulating film is covered with an amorphous silicon thin film, generation of aluminum nuclei, which has been a problem in the past, can be suppressed. The aluminum deposition conditions are as described in JP-A-63-033569. Japanese Patent Publication No. 63-047364
.. Alternatively, the method may be similar to the method disclosed in Japanese Patent Application Laid-Open No. 63-282274.

第1図(C)は、CF4 ・酸素の混合ガスプラズマを
用いてアモルファスシリコン薄膜を除去した状態を示し
ている。この除去法については一般に知られている方法
の何れでも可能であるが、選択成長したアルミニウム膜
か実質上問題となるほどエツチングされないように注意
する必要かある。また、場合によっては本工程を省略し
、アモルファスシリコン薄膜をこのまま残しておくこと
も可能である。
FIG. 1C shows a state in which the amorphous silicon thin film is removed using a mixed gas plasma of CF4 and oxygen. Any of the generally known methods can be used for this removal, but care must be taken to ensure that the selectively grown aluminum film is not etched to the extent that it becomes a substantial problem. Further, depending on the case, it is possible to omit this step and leave the amorphous silicon thin film as it is.

以後の工程は第1図では省略しているか、例えば、通常
のスパッタ法を用いて全面にアルミニウムを堆積し、リ
ソグラフィとエツチング技術を用いてアルミニウム配線
を形成する。なお、選択成長アルミニウム6の表面には
通常、自然酸化膜層が形成されており、コンタクト抵抗
の増大の原因となることから、このアルミニウム堆積前
には、1n−situでのRFエツチングを行うことが
望ましい。
The subsequent steps are omitted in FIG. 1, or, for example, aluminum is deposited on the entire surface using a normal sputtering method, and aluminum wiring is formed using lithography and etching techniques. Note that since a natural oxide film layer is usually formed on the surface of the selectively grown aluminum 6, which causes an increase in contact resistance, 1n-situ RF etching is performed before this aluminum deposition. is desirable.

第1図は、本発明を用いて第1−2層配線間のピアホー
ル埋め込みを行う場合について示したものであるか、更
に配線層数が多い多層配線を構成する場合についても同
図と同様な工程を繰り返すことによって実現可能である
ことは言うまでもない。また、第1図に示した工程はピ
アホール埋め込みのみならずコンタクトホール埋め込み
にも応用可能である。その場合には、コンタクトホール
はシリコン基板lに開口しているために、RFエツチン
グを行った場合にはコンタクトホール内のシリコン基板
表面がアモルファス化されてアルミニウムの堆積か不可
能となってしまう。従ってl?Fエツチングは用いず希
弗酸等によるウェットエツチングが望ましい。コンタク
トホール内にシリコンが露出しておらず、窒化チタンや
タングステン、シリサイドなとシリコン以外の導電材料
で構成されている場合にはRFエツチングを行うことは
何ら問題か無い。
Figure 1 shows the case where the present invention is used to fill a peer hole between the first and second layer wiring, and the same figure can also be used when configuring multilayer wiring with a large number of wiring layers. Needless to say, this can be achieved by repeating the process. Furthermore, the process shown in FIG. 1 can be applied not only to burying peer holes but also to burying contact holes. In that case, since the contact hole is open in the silicon substrate 1, when RF etching is performed, the surface of the silicon substrate inside the contact hole becomes amorphous, making it impossible to deposit aluminum. Therefore l? It is preferable to use wet etching using dilute hydrofluoric acid or the like without using F etching. If silicon is not exposed in the contact hole and the contact hole is made of a conductive material other than silicon, such as titanium nitride, tungsten, or silicide, there is no problem in performing RF etching.

以上のようにして形成された配線では、微細なピアホー
ルが良好に埋め込まれ、しかも層間絶縁膜上にアルミニ
ウム核か発生しないことから、高いマイグレーシコン耐
性を確保することかでき、微細かつ高密度のLSIを実
現することかできる。
In the wiring formed as described above, fine peer holes are well filled and no aluminum nuclei are generated on the interlayer insulating film, so high migration resistance can be ensured, and fine and high-density wiring can be achieved. It is possible to realize LSI.

(実施例2) 第2図は、コンタクトホール埋め込みを例とした本発明
の第2の実施例を説明する図である。
(Embodiment 2) FIG. 2 is a diagram illustrating a second embodiment of the present invention using contact hole filling as an example.

第2図(a)はシリコン基板lの上にコンタクトホール
9なる開口を有する絶縁膜パターン2か形成された状態
を示している。この基板を希弗酸液等で洗浄してコンタ
クトホール9内のシリコン表面の自然酸化膜を除去した
後、CVD装置内に設置して第21m(b)に示すよう
にアモルファスシリコン薄膜8を堆積する。このアモル
ファスシリコン薄膜8は以後の工程で部分的に固相エピ
タキシャル成長させるために、酸素や炭素なとの汚染が
少ない良質な膜である必要があるのて、LPCVDやM
eEなとの堆積法を用いるのが望ましい。また、アモル
ファスシリコン薄膜8の膜厚が数100人以内と薄い場
合にはlR別なドーパントを必要としない場合もあるか
、高濃度のリンやひ素、はう素なとのドーパントを含む
薄膜を用いた方かコンタクト特性の点て有利である。つ
いて、熱処理を行うことにより、第2図(c’)に示す
ようにコンタクトホール部分のアモルファスノリコンを
固相エビタギノヤル成長させ、固相エビタキンヤル成長
シリコシ10に変換させる。シリコン基板から固相エピ
タキシャル成長する距離は、熱処理温度と熱処理時間を
変えることによって自由に設定することかできる。例え
ば、第2図に示されるようにコンタクトホール部分の絶
縁膜パターンの膜厚とほぼ一致さぜる程度の長さにする
以外にも、アモルファスシリコンの膜厚と同程度の長さ
にととめ、コンタクトホールの低部にのみ制限すること
や、逆にコンタクトホールからはみ出させて、絶縁膜の
上面にまで延ばすなとの方法か可能である。第2図(C
)に示された構造の場合、引き続いて行われるアルミニ
ウムの選択成長において、コンタクトホールの側面から
もアルミニウムか成長するため、堆積時間か短縮される
利点かある。−数的な熱処理条件は、550℃から60
0℃程度の温度で数分から数時間の条件か選ばれる。ま
た、シリコン基板lの面方位は何れでも慣わないか、面
方位によって同相エピタキシャル成長の方向性か変化す
ることに注意を払う必・要かある。このようにアモルフ
ァスシリコン薄膜のうちコンタクトホール領域のみを結
晶性シリコンに変質させた状態でアルミニウムの選択成
長を行うことにより、第2図(d)に示すようにコンタ
クトホールをアルミニウムで埋め込む構造か実現される
。アルミニウムの選択成長の条件は、実施例1て述へら
れているものと同様である。アルミニウムか堆積されて
いない絶縁膜パターン2上のアモルファスシリコン薄膜
は、薄い場合にはこのまま残しておいても良いか、通常
はRFエツチング等を用いて除去し、第2図(e)の構
造とする。なお、アモルファスシリコン薄膜の除去は第
2図(C)の工程に引き続いて実施することも可能であ
る。この場合、例えばにOHを含むエツチング液等を用
いることによってアモルファスシリコンのみを選択的に
エツチングし、固相エピタキシャル成長ソリコンのエツ
チングを防止する工夫か必要かある。このようにすれば
、アルミニウムを選択成長する前に高温の熱処理を施す
二とができ、固相エビタキンヤノ1、成長シリコン内の
ドーパントを十分に活性化することか可能どなる。最後
に第2図(f’)に示されるように、全面にアルミニウ
ム薄膜を堆積しりソグラフイとエツチング技術を用いて
第1層配線パターン3を形成する。アルミニウム膜の堆
積前には、選択成長アルミニウム6の表面自然酸化膜を
、RFエツチングなとを用いて除去し、コンタクト抵抗
の増大を防ぐ必要がある。アルミニウムの堆積は、スパ
ッタや蒸着、cvD法の何れを用いても構わない。また
、アルミニウム膜内にシリコンや銅なとの不純物を含ん
でぃてもよく、また、チタンや窒化チタン、シリサイド
なと、他の金属や合金との多層構造の膜なとてあっても
構わない。
FIG. 2(a) shows a state in which an insulating film pattern 2 having an opening called a contact hole 9 is formed on a silicon substrate l. After cleaning this substrate with a dilute hydrofluoric acid solution or the like to remove the natural oxide film on the silicon surface in the contact hole 9, it is placed in a CVD device and an amorphous silicon thin film 8 is deposited as shown in No. 21m(b). do. Since this amorphous silicon thin film 8 is partially grown by solid-phase epitaxial growth in subsequent steps, it needs to be a high-quality film with little contamination with oxygen or carbon.
It is preferable to use a deposition method such as eE. Furthermore, if the thickness of the amorphous silicon thin film 8 is as small as several hundred nanometers, it may not be necessary to use a special dopant, or a thin film containing a high concentration of dopants such as phosphorus, arsenic, or boronic acid may be used. It is advantageous in terms of contact characteristics. Then, by performing a heat treatment, the amorphous silicone in the contact hole portion is caused to grow in a solid phase, and is converted into a solid phase growth silicone 10, as shown in FIG. 2(c'). The distance of solid phase epitaxial growth from the silicon substrate can be freely set by changing the heat treatment temperature and heat treatment time. For example, in addition to making the length approximately equal to the thickness of the insulating film pattern in the contact hole portion as shown in Figure 2, it is also possible to make the length approximately the same as the thickness of the amorphous silicon film. However, it is possible to limit it only to the lower part of the contact hole, or conversely, to make it protrude from the contact hole and not to extend it to the upper surface of the insulating film. Figure 2 (C
In the case of the structure shown in ), aluminum also grows from the sides of the contact hole in the subsequent selective growth of aluminum, which has the advantage of shortening the deposition time. - Numerical heat treatment conditions range from 550℃ to 60℃
The conditions are selected from several minutes to several hours at a temperature of about 0°C. Furthermore, it may be difficult to get used to any plane orientation of the silicon substrate l, or it may be necessary to pay attention to the fact that the directionality of in-phase epitaxial growth changes depending on the plane orientation. In this way, by selectively growing aluminum with only the contact hole region of the amorphous silicon thin film transformed into crystalline silicon, a structure in which the contact hole is filled with aluminum as shown in Figure 2 (d) can be realized. be done. The conditions for selective growth of aluminum are similar to those described in Example 1. If the amorphous silicon thin film on the insulating film pattern 2 on which aluminum is not deposited is thin, it may be left as is, or it is usually removed using RF etching or the like to form the structure shown in FIG. 2(e). do. Note that the removal of the amorphous silicon thin film can also be carried out subsequent to the step shown in FIG. 2(C). In this case, it is necessary to devise a method of selectively etching only the amorphous silicon by using an etching solution containing OH, for example, to prevent etching of the solid-phase epitaxially grown silicon. In this way, it is possible to perform high-temperature heat treatment before selectively growing aluminum, and it becomes possible to sufficiently activate the dopant in the solid phase silicon to be grown. Finally, as shown in FIG. 2(f'), a thin aluminum film is deposited on the entire surface and a first layer wiring pattern 3 is formed using lithography and etching techniques. Before depositing the aluminum film, it is necessary to remove the natural oxide film on the surface of the selectively grown aluminum 6 using RF etching to prevent an increase in contact resistance. Aluminum can be deposited by sputtering, vapor deposition, or CVD. Further, the aluminum film may contain impurities such as silicon or copper, or may have a multilayer structure with other metals or alloys such as titanium, titanium nitride, or silicide. do not have.

以上に示したプロセスを用いることによって、アルミニ
ウムの選択成長に際して絶縁膜パターン上にしばしば発
生するアルミニウム核を低減することかでき、微細なコ
ンタクトホールの埋め込み平坦化を安定に実現すること
が可能となる。その他にも、選択成長の処理時間か短縮
されることや、選択成長アルミニウムかシリコン基板1
に直接に接触しないため、接合や能動素子なとの特性劣
化を低減できる等の特長を有する。選択成長アルミニウ
ム6とシリコン基板1との拡散、反応等による特性劣化
を確実に防止する方法として、アモルファスシリコンを
堆積する前の第2図(a)の状態でコンタクトホール内
にエピタキシャル成長しゃすい材料、例えばコバルトシ
リサイド等の金属シリサイドをエピタキシャル成長させ
る方法が有効である。コバルトシリサイドは、コバルト
を堆積した後に熱処理を行ってシリコン基板1と接触し
ている部分のみをシリサイド化し、その後で未反応のコ
バルトを除去することてコンタクトポール内にのみ残す
ことかできる。このようにした後に、アモルファスノリ
コン薄膜8を堆積して熱処理することにより、コンタク
トホール部分のアモルファスシリコンのみを結晶性シリ
コンに変換することかできる。
By using the process described above, it is possible to reduce the aluminum nuclei that often occur on the insulating film pattern during selective growth of aluminum, and it becomes possible to stably realize the filling and flattening of minute contact holes. . In addition, the processing time for selective growth can be shortened, and selective growth can be done on aluminum or silicon substrates.
Since it does not come into direct contact with the substrate, it has the advantage of reducing the deterioration of characteristics of bonding and active elements. As a method to reliably prevent characteristic deterioration due to diffusion, reaction, etc. between the selectively grown aluminum 6 and the silicon substrate 1, a material that is epitaxially grown in the contact hole in the state shown in FIG. 2(a) before depositing amorphous silicon is used. For example, a method of epitaxially growing a metal silicide such as cobalt silicide is effective. Cobalt silicide can be left only in the contact pole by performing heat treatment after depositing cobalt to silicide only the portion that is in contact with the silicon substrate 1, and then removing unreacted cobalt. After doing this, by depositing an amorphous silicon thin film 8 and subjecting it to heat treatment, only the amorphous silicon in the contact hole portion can be converted to crystalline silicon.

本実施例では、アモルファス半導体薄膜8を変換する場
合について述べたが除去することによっても同様の効果
を実現できる。
In this embodiment, the case where the amorphous semiconductor thin film 8 is converted has been described, but the same effect can be achieved by removing it.

(実施例3) 実施例3ては、本発明の実施例2における熱処理をレー
ザービーム等の照射に変えて配線パターン形成に応用し
た例を示す。はじめに、最上面かコンタクトホールやピ
アホール等の開口のある絶縁膜パターンで構成されてい
る基板上の全面にアモルファスシリコンを堆積する。こ
のアモルファスシリコン薄膜上にレーサービーム等を照
射し、コンタクトホールやピアホール上を含んた配線パ
ターンを描画することによって、この部分を結晶性シリ
コンに変換する。この状態でアルミニウムの選択成長を
行うと結晶性シリコンパターン上にのみアルミニウムか
成長する。ついでRFエツチング等によりアルミニウム
か堆積されていない部分のアモルファスシリコンを除去
することによって、アルミニウム配線か形成される。
(Example 3) Example 3 shows an example in which the heat treatment in Example 2 of the present invention is changed to irradiation with a laser beam or the like and applied to wiring pattern formation. First, amorphous silicon is deposited on the top surface or the entire surface of a substrate consisting of an insulating film pattern with openings such as contact holes and peer holes. By irradiating this amorphous silicon thin film with a laser beam or the like and drawing a wiring pattern including the contact holes and the tops of the peer holes, this portion is converted into crystalline silicon. If aluminum is selectively grown in this state, aluminum will grow only on the crystalline silicon pattern. Next, aluminum wiring is formed by removing the amorphous silicon in the portions where aluminum is not deposited by RF etching or the like.

単結晶シリコン上に選択成長したアルミニウムの結晶性
は、基板ソリコンの面方位によっても異なるか、何れに
しても結晶粒径か大きく単結晶に近い状態になることか
分かっている。従って、アモルファスシリコンを結晶化
させて大粒径の結晶性薄膜とすることによって、その上
に単結晶に近いアルミニウム薄膜パターンを形成するこ
とか可能となる。以上のようにして形成したアルミニウ
ム配線パターンは、結晶粒界の密度か極めて少ないこと
から、エレクトロマイグレーションやストレスマイグレ
ーノヨン耐性に極めて優れたものとなる。
It is known that the crystallinity of aluminum selectively grown on single-crystal silicon varies depending on the plane orientation of the substrate silicon, or in any case, the crystal grain size is large and the aluminum becomes close to single-crystal. Therefore, by crystallizing amorphous silicon to form a crystalline thin film with a large grain size, it becomes possible to form an aluminum thin film pattern close to a single crystal thereon. Since the aluminum wiring pattern formed as described above has extremely low density of crystal grain boundaries, it has extremely excellent electromigration and stress migration resistance.

上記実施例ではアモルファスシリコンを部分的に結晶化
させた後にアルミニウムの選択成長を行っているか、ア
モルファスシリコン全面を結晶化させ、その上の全面に
アルミニウムを堆積しても良い。この場合には、引き続
いてリソグラフィとエツチング技術を用いた配線パター
ンへの加工工程か必要となるか、マイグレーション耐性
を向上させるという基本的な目的は達成することかてき
る。
In the above embodiments, selective growth of aluminum is performed after partially crystallizing the amorphous silicon, or alternatively, the entire surface of the amorphous silicon may be crystallized and aluminum may be deposited on the entire surface thereof. In this case, the basic purpose of improving migration resistance may not be achieved unless a subsequent processing step is required to form a wiring pattern using lithography and etching techniques.

さらにまた、基板上の全面に結晶性シリコン薄膜を堆積
するか、あるいは基板上の全面に堆積したアモルファス
シリコン薄膜の全部をレーザーアニールなとにより結晶
化させるなとの工程を行った後、これらの薄膜上にリソ
グラフィ技術を用いて配線パターンと同形状のマスクパ
ターンを形成し、この状態で全面にRFプラズマや低エ
ネルギーイオン注入を用いてイオン照射を行い、マスク
パターンを除去したときに現れる損傷を受けていない結
晶性シリコン表面にのみアルミニウムを選択成長し、こ
れにより配線パターンを形成することも可能である。
Furthermore, after performing a process to deposit a crystalline silicon thin film over the entire surface of the substrate, or to crystallize the entire amorphous silicon thin film deposited over the entire surface of the substrate by laser annealing, these A mask pattern with the same shape as the wiring pattern is formed on the thin film using lithography technology, and in this state, the entire surface is irradiated with ions using RF plasma or low-energy ion implantation to eliminate damage that appears when the mask pattern is removed. It is also possible to selectively grow aluminum only on the unsupported crystalline silicon surface, thereby forming a wiring pattern.

[発明の効果] 以上説明したように、絶縁膜上をアモルファス性半導体
で覆うことによって、絶縁膜上におけるアルミニウム核
の発生を大幅に抑制することかでき、高い選択性をもっ
てアルミニウムの選択成長を行うことか可能となる。と
くに選択成長前にRFエツチング等の前処理を行った場
合に絶縁膜上に発生する高密度のアルミニウム核を確実
に低減できる利点かある。また、シリコン薄膜の表面を
部分的にアモルファス領域と結晶領域とに分け、その上
にアルミニウムを選択成長することによって、優れた特
性の配線パターンを容易に得ることが可能となる。
[Effects of the Invention] As explained above, by covering the insulating film with an amorphous semiconductor, the generation of aluminum nuclei on the insulating film can be significantly suppressed, and aluminum can be selectively grown with high selectivity. It becomes possible. Particularly, when a pretreatment such as RF etching is performed before selective growth, there is an advantage that high-density aluminum nuclei generated on the insulating film can be reliably reduced. Further, by partially dividing the surface of the silicon thin film into an amorphous region and a crystalline region and selectively growing aluminum thereon, it becomes possible to easily obtain a wiring pattern with excellent characteristics.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、ピアホール埋め込みプロセスを例とし本発明
の第1の実施例の説明図、第2図は、コンタクトホール
埋め込みプロセスを例としだ本発明の第2の実施例の説
明図、第3図は、アルミニウム選択成長を用いたピアホ
ール埋め込みプロセスの従来例の説明図である。 1・・・・・・・・・シリコン基板、2・・・・・・・
・・絶縁膜パターン、3・・・・・・・・・第1層配線
パターン、4・・団・・・・層間絶縁膜、5・・・・・
・・・・ピアホール、6・・・・・・・・・選択成長ア
ルミニウム、7・・・・・・・・・アルミニウム核、8
・・団・・・・アモルファスソリコン薄膜、9・・・・
・・・・・コンタクトホール、IO・・・・・・・・・
固相エビタキンヤル成長シリコン ピアホール (a) 6逼択成長アルミニウム (b) 6遺択成長アルミニウム (c) 第1図 本発明をピアホール埋め込みプロセス に用いた第1の実施例 ピアホール 7アルミニウム核 (b) プロセスの従来例
FIG. 1 is an explanatory diagram of a first embodiment of the present invention using a peer hole filling process as an example, FIG. 2 is an explanatory diagram of a second embodiment of the present invention using a contact hole filling process as an example, and FIG. The figure is an explanatory diagram of a conventional example of a pier hole filling process using aluminum selective growth. 1...Silicon substrate, 2...
...Insulating film pattern, 3...First layer wiring pattern, 4...Group...Interlayer insulating film, 5...
・・・Pier hole, 6・・・・・・Selective growth aluminum, 7・・・・・・Aluminum core, 8
... Group... Amorphous solicon thin film, 9...
・・・・・・Contact hole, IO・・・・・・・・・
Solid phase Evita kinial growth silicon pier hole (a) 6 selective growth aluminum (b) 6 selective growth aluminum (c) Fig. 1 First embodiment using the present invention in the pier hole filling process Pier hole 7 aluminum core (b) Conventional example of process

Claims (3)

【特許請求の範囲】[Claims] (1)表面の一部が金属である基板の前記金属表面上に
のみ選択的にアルミニウムを堆積するアルミニウムの選
択成長において、前記基板表面の金属を除いた領域に半
導体薄膜パターンが形成され、前記基板をイオン照射し
た後、前記金属上にアルミニウムを堆積することを特徴
とする金属薄膜の化学的気相成長方法。
(1) In the selective growth of aluminum in which aluminum is selectively deposited only on the metal surface of a substrate whose surface is partially metal, a semiconductor thin film pattern is formed in a region of the substrate surface excluding metal; A method for chemical vapor deposition of a thin metal film, which comprises irradiating a substrate with ions and then depositing aluminum on the metal.
(2)表面の一部が金属または結晶性半導体であり他の
表面部分が絶縁体である基板の前記金属または結晶性半
導体表面上に選択的にアルミニウムを堆積するアルミニ
ウムの選択成長において、前記基板上にアモルファス性
半導体薄膜を形成し、前記アモルファス性半導体薄膜の
一部を結晶性半導体薄膜に変換または除去した後、前記
変換された結晶性半導体薄膜または、前記除去された後
の前記基板表面の金属または結晶性半導体上にアルミニ
ウムを堆積することを特徴とする金属薄膜の化学的気相
成長方法。
(2) In the selective growth of aluminum, in which aluminum is selectively deposited on the metal or crystalline semiconductor surface of a substrate in which a part of the surface is a metal or a crystalline semiconductor and another surface part is an insulator, the substrate After forming an amorphous semiconductor thin film thereon and converting or removing a part of the amorphous semiconductor thin film to a crystalline semiconductor thin film, the converted crystalline semiconductor thin film or the removed substrate surface is A method of chemical vapor deposition of thin metal films, characterized in that aluminum is deposited on a metal or a crystalline semiconductor.
(3)表面の一部が金属または結晶性半導体であり他の
表面部分が絶縁体である基板の前記金属または結晶性半
導体表面上に選択的にアルミニウムを堆積するアルミニ
ウムの選択成長において、前記基板上に結晶性半導体薄
膜を形成し、前記結晶性半導体薄膜の一部をアモルファ
ス性半導体に変換または除去した後、前記変換された結
晶性半導体薄膜または、前記除去された後の前記基板表
面の金属または結晶性半導体上にアルミニウムを堆積す
ることを特徴とする金属薄膜の化学的気相成長方法。
(3) In the selective growth of aluminum, in which aluminum is selectively deposited on the metal or crystalline semiconductor surface of a substrate in which a part of the surface is a metal or a crystalline semiconductor and the other surface part is an insulator, the substrate After forming a crystalline semiconductor thin film thereon and converting or removing a part of the crystalline semiconductor thin film to an amorphous semiconductor, the converted crystalline semiconductor thin film or the metal on the surface of the substrate after the removal is performed. or a method of chemical vapor deposition of metal thin films characterized by depositing aluminum on a crystalline semiconductor.
JP25457690A 1990-09-25 1990-09-25 Chemical vapor growth method of metal thin film Pending JPH04133321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25457690A JPH04133321A (en) 1990-09-25 1990-09-25 Chemical vapor growth method of metal thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25457690A JPH04133321A (en) 1990-09-25 1990-09-25 Chemical vapor growth method of metal thin film

Publications (1)

Publication Number Publication Date
JPH04133321A true JPH04133321A (en) 1992-05-07

Family

ID=17266963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25457690A Pending JPH04133321A (en) 1990-09-25 1990-09-25 Chemical vapor growth method of metal thin film

Country Status (1)

Country Link
JP (1) JPH04133321A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744001B1 (en) * 2001-06-01 2007-07-30 주식회사 하이닉스반도체 A forming method of landing plug contact

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744001B1 (en) * 2001-06-01 2007-07-30 주식회사 하이닉스반도체 A forming method of landing plug contact

Similar Documents

Publication Publication Date Title
JP3704427B2 (en) Method for forming copper metal wiring of semiconductor device
EP0608503B1 (en) A semiconductor device and its manufacturing method
KR100473996B1 (en) Cystallization method of amorphous silicon
JPS62177909A (en) Manufacture of semiconductor device
JPH07247197A (en) Semiconductor device and its production
JPS62123716A (en) Manufacture of semiconductor device
JPH04286336A (en) Manufacture of semiconductor device
JPH04133321A (en) Chemical vapor growth method of metal thin film
KR20230132455A (en) Method for manufacturing epitaxial wafers
JP2743370B2 (en) Method of forming polycrystalline film
JP3023189B2 (en) Method for manufacturing semiconductor device
KR100469503B1 (en) How to crystallize amorphous film
JP2872425B2 (en) Method for forming semiconductor device
JPH02194620A (en) Crystal growth method of semiconductor thin film
JPH07297151A (en) Fabrication of semiconductor device
JP2875258B2 (en) Semiconductor device and manufacturing method thereof
JPS5893223A (en) Preparation of semiconductor device
JPH11251241A (en) Manufacture of crystalline silicon layer, manufacture of solar battery, and manufacture of thin-film transistor
JP3261444B2 (en) Manufacturing method of semiconductor thin film
JPH07226507A (en) Semiconductor device and manufacture thereof
JPH0666305B2 (en) Method for forming SOI substrate
JPH02105517A (en) Manufacture of semiconductor device
JPS6138264B2 (en)
JPH06120137A (en) Formation of single crystal silicon thin film
JP3160269B2 (en) Method for manufacturing semiconductor device