JPH04131977A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関し、例えば、動作
モードに応じて入出力機能が切り換えられる入出力回路
を備え、所定の動作モードのときにはそれに対応した入
出力端子に大きな電圧が印加される入出力回路を備えた
１チップマイクロコンピュータに利用して有効な技術に
関するものである。

〔従来の技術〕

螢光表示管を駆動するような高電圧を出力する機能を持
つｌチップのマイクロコンピュータがある。このような
１チツプのマイクロコンピュータでは、クランプ用ＭＯ
３ＦＥＴ　（絶縁ゲート型電界効果トランジスタ、以下
同じ）を使用して、高電圧出力モードのとき入力回路に
供給される入力電圧を一定の低い電圧にクランプして入
力回路における耐圧破壊を防止する。このようなｌチッ
プのマイクロコンピュータに関しては、例えば■日立製
作所から販売されているｌ千ノブマイクロコンピュータ
’ＨＤ４０４７２９．ＨＤ４０７４７２９Ｊがある。

〔発明が解決しようとする課題〕

従来の入出力回路におけるクランプ用ＭＯ３ＦＥＴは、
第３図に示すように高耐圧クランプＭＯ３ＦＥＴＱ３の
ゲートに、一定の電圧ＶＣを供給するものである。この
ようにクランプ用ＭＯ３ＦＥＴＱ３のゲートに固定電圧
ＶＣを供給する方式では、クランプ回路が目的の動作を
行うためには、クランプ用ＭＯ５ＦＥＴＱ３のしきい値
電圧をある範囲に制限する必要がある。同時に半導体集
積回路装置の動作電圧範囲も制限される。すなわち、ク
ランプ動作を行うためには、しきい４Ｍ！圧が大きい程
よい。これに反して、入力動作モード時には上記クラン
プ用ＭＯＳＦＥＴＱ３を通して入力信号が供給されるた
め、しきい値電圧が大きいと入力信号の伝達速度が遅く
なり、ワーストケースでは入力信号の伝達が不能に陥る
。

この発明の目的は、動作範囲の広い入出力回路を備えた
半導体集積回路装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、所定の出力モードのときにはそれに対応した
入出力端子に大きな電圧が印加される入出力回路に設け
られるクランプ回路として、上記入出力端子と入出力回
路に含まれる入力回路との間に高耐圧スイッチＭＯＳＦ
ＥＴを設けるとともに、動作モードに応じて形成される
制御信号により入力モードのときにはオン状態となり、
少なくとも入出力端子に大きな電圧が印加される動作モ
ードのときにオフ状態となるようにスイッチ制御する。

〔作　用〕

上記した手段によれば、大きな電圧の出力モードのとき
にはクランプ用ＭＯ３ＦＥＴがオフ状態にされるから入
力回路の確実な保護が可能となり、入力モードのときに
はクランプ用ＭＯＳ　Ｆ　ＥＴがオン状態にされるから
高速な入力信号の取り込みが可能になり、これによって
動作電圧範囲を拡大することができる。

〔実施例〕

第２図には、この発明に係る入出力回路が用いられる１
チツプのマイクロコンピュータの一実施例のブロック図
が示されている。同図において、破線で囲まれた部分は
半導体集積回路装置ＬＳＩであり、ここに形成された各
回路ブロックは、全体として１チツプのマイクロコンピ
ュータを構成しており、公知の半導体集積′回路の製造
技術によって、単結晶シリコンのような１個の半導体基
板上において形成される。

記号ＣＰＵで示されているのは、マイクロプロセッサで
あり、その主要構成ブロックが代表として例示的に示さ
れている。

Ａはアキュムレータ、Ｘはインデックスレジスタ、ＣＣ
はコンデイションコードレジスタ、ＳＰはスタックポイ
ンタ、ＰＣＨ，ＰＣＬはプログラムカウンタ、ＣＰＵ−
Ｃ０ＮＴはＣＰＵコントローラ、ＡＬＵは算術論理演算
ユニットである。

このようなマイクロプロセッサＣＰＵの構成は、例えば
、−オーム社から昭和５３年４月１０日に発行されたｒ
マイクロコンピュータの基礎」矢田光治著によって公知
であり、各レジスタの機能の概略は前記説明したと同様
であるのでその詳細な説明を省略する。

記号ＰｏｔないしＰＯ４で示されているのは、入出力ボ
ートであり、その内部にデータ伝送方向レジスタを含ん
でいる。上記入出カポ−）ＰＯ３とＰＯ４は、８ビツト
つづのデータの入出力に用いられることの他、後述する
ハスＢＵＳに含まれるアドレス信号を外部に送出する機
能を持つ。例えば、入出力ポートＰＯ３とＰＯ４はハス
ＢＵＳとの間にマルチプレクサが設けられ、その切り換
えによって、データとアドレスとの切り換えが行われる
。また、入出力ポートＰＯ３とＰＯ４は出力モードとし
て螢光表示管を駆動する高電圧出力機能が設けられてい
る。上記入出カポ−）ＰＯ２は、特に制限されないが、
６つの端子からなり、そのデータディレクションレジス
タにより入出力方向が決められる。６ビツトの出力ハノ
ファは３状態出カバソフアになっており、入力として使
用する場合には、出カバソファは高インピーダンス状態
になる。入出力ボートＰ○２の４本の端子は、リセット
期間中モードプログラミング用に使用される。リセット
時のこの４つの端子のレベルは、入出カポ−）ＰＯ２の
ランチ回路に保持される。

上記４つの端子を用いたモード設定の種類は、例えばシ
ングルチップモード、エクスバンディソドマルチプレ・
ノクスモート、エクスパンディフドノンマルチプレソク
スモード、テストモード及びＥＰＲＯＭの書き込みモー
ド、上記入出力ボートＰＯ３とＰＯ４を螢光表示管駆動
用に用いる高電圧出力モートである。高電圧出力モード
では、上記入出力ポートＰＯ３とＰＯ４の合計１６本の
端子のうち、９本の端子により数字を表示する８セグメ
ント選択信号と小数点を表示するセグメント選択信号と
を出力させ、７本の端子により７桁に対応した桁選択信
号を出力させることにより、ダイナミック表示方式によ
り最大７桁までの数字表示を行うようにするものである
。このような表示機能により、ｌチップのマイクロコン
ピユータラ例えば電子式卓上計算機等として動作させる
ことができる。

このような動作モードの識別は、モード決定回路ＭＯＤ
Ｅにより行われる。上記のような４ビツトの信号を用い
ることにより、最大１６通りのモード設定が可能になる
。

記号○ＳＣで示されているのは、発振回路であり、特に
制限されないが、外付される水晶振動子Ｘｔａｌを利用
して高精度の基準周波数信号を形成する。この基準周波
数信号により、マイクロプロセッサＣＰＵにおいて必要
とされるクロックパルスが形成される。また、上記基準
周波数信号は、タイマーの基準時間パルスとしても用い
られる。

このタイマーは、カウンタＣ０ＵＴ、プリスケーラＰＲ
及びコントローラＣ０ＮＴとによって構成される。この
れらのタイマーには、ウォッチ・ドック・タイマー回路
も含まれる。

記号ＲＡＭで示されているのは、ランダム・アクセス・
メモリであり、例えば−時データの記憶回路、スタック
領域又は汎用レジスタとして用いられる。

記号ＥＰＲＯＭで示されているのは、イレーサブル＆プ
ログラマブル・リード・オンリー・メモリであり、主と
して各種情報処理のためのプログラム等が書込まれる。

このＥＰＲＯＭは、特に制限されないが、そのパンケー
ジに消去用の窓を省略することにより、１回限りの書き
込みを行うようにする。これにより、ユーザーが希望す
る機能を持った１チツプのマイクロコンピュータを逸早
く提供することができる。なお、上記パンケージに消去
用の窓を形成しておき、ＥＰＲＯＭの紫外線照射等によ
る消去動作を可能にするものであってもよい。

以上の各回路ブロックは、マイクロプロセンサＣＰＵを
中心としハスＢＵＳによって相互に接続されている。こ
のバスＢＵＳには、データバスとアドレスバス及び各種
制御信号線とが含まれるものである。なお、パッケージ
上にＥＰＲＯＭを搭載可能とするものにあっては、アド
レスハンファやデータハソファ回路を介して上記内部ハ
スと結合されるものである。

インクラブド制御回路ＩＮＴＣは、割り込み信号ＮＭＩ
、ＩＲＱに対する割り込み制御動作を行うものである。

また、上記インタラブド制御回路ＩＮＴＣには、ホール
ト制御回路やリセット制御回路を含ませるものであって
もよい。この場合には、それに応じた入力信号ＨＡＬＴ
、ＲＥＳ　（図示せず）が供給される。また、このよう
な割り込み等の入力端子は、前記入出力ボートＰＯＩな
いしＰＯ４の中のいずれかの端子を共用するものとして
もよい。

第１図には、上記のような高電圧出力機能を持つ入出カ
ポ−）ＰＯ３，ＰＯ４の一実施例の回路図が示されてい
る。

同図には、１つの入出力端子Ｉ１０に対応した単位の入
出力回路が代表として例示的に示されている。同図の各
ＭＯＳ　Ｆ　ＥＴは、特に制限されないが、Ｐチャンネ
ルＭＯＳ　Ｆ　ＥＴから構成されている。

ＭＯ３ＦＥＴＱＩは、オープンドレインの出力ＭＯＳ　
Ｆ　ＥＴであり、高電圧出力回路を構成する。

すなわち、出力ＭＯＳ　Ｆ　ＥＴＱ　１は、高耐圧構造
とされ、図示しないデータランチ等に保持された表示信
号りを受けて、オン／オフのスイッチング動作を行う。

特に制限されないが、上記入出力端子Ｉ１０には、内部
プルダウン用の高抵抗素子として動作する高耐圧ＭＯ３
ＦＥＴＱ２が設けられる。このＭＯ５ＦＥＴＱ２は、螢
光表示管の駆動時に供給される約−４０Ｖのような電圧
端子ＶＤＳＰに接続される。上記表示信号りにより出力
ＭＯ３ＦＥＴＱＩがオフ状態になると、入出力端子Ｉ１
０は上記プルダウンＭＯ３ＦＥＴＱ２により＝４０■の
ような大電圧を出力する。

このような出力モートのとき、上記のような大きな電圧
が入力されることにより、入力回路を構成する素子に耐
圧破壊が生してしまうのを防くために、クランプ回路が
設けられる。この実施例のクランプ回路は、高耐圧構造
のＭＯ５ＦＥＴＱ３を用いるとともに、そのゲートにモ
ード決定回路ＭＯＤＥにより形成されるモート′制御信
号が供給される。上記のような大電圧出力モードのとき
には、モード決定回路ＭＯＤＥによりクランプ用ＭＯ５
ＦＥＴＱ３はオフ状態にされる。これにより、大電圧が
出力される入出力端子Ｉ１０と入力ハンファＩＢＩ、Ｉ
Ｂ２は電気的に分離されるから、上記のような大電圧に
よる素子の耐圧破壊を防止することができる。

そして、上記入出力端子Ｉ１０を入力モードに用いる場
合には、モード決定回路ＭＯＤＥにより上記クランプ用
ＭＯ３ＦＥＴＱ３がオン状態にされる。入カバソファＩ
ＢＩは、特に制限されないが、ＥＰＲＯＭに書き込むべ
きデータの取り込みに使用される。入カバソファＩＢ２
は、特に制限されないが、内部のデータバスＤＢＵＳに
データを取り込むときに使用される。

同図においては、モード決定信号Ｍ１により入カバソフ
ァＩＢＩとＩＢ２が共に動作状態になるように示されて
いるが、上記のようにＥＰＲＯＭ書き込みモードのとき
には、入カバソファＩＢＩを動作状態に、マイクロプロ
セッサＣＰＵ等にデータを取り込むときには入カバソフ
ァＩＢ２を動作状態にさせるように、それぞれ別個に動
作状態にするものであってもよい。

この実施例のクランプ回路においては、電圧クランプを
行うときには高耐圧ＭＯ３ＦＥＴＱ３をオフ状態にし、
入力信号を取り込むときには高耐圧ＭＯ３ＦＥＴＱ３を
オン状態にするものである。

このようにＭＯ３ＦＥＴＱ３をスイッチングさせる場合
には、そのコンダクタンス特性やしきい値電圧は、入力
モードを考慮して最適に設定できる。

これにより、大電圧出力時の入力回路の保護を図りつつ
、入力モードでの信号伝達を高速にしかも確実に行うこ
とができる。

なお、入出力ボートＰＯ３，ＰＯ４の出力機能として前
述のようにアドレス信号を出力させるためには、図示し
ないが、それに対応した出カバソファを設け、上記のモ
ード決定回路ＭＯＤＥにより動作状態にするようにすれ
ばよい。あるいは、プルダウンＭＯ３ＦＥＴＱ２に与え
られる電圧を回路の接地電位等に切り換えて、上記出力
ＭＯ３ＦＥＴＱ３とＱ２を用いてアドレス信号を出力さ
せるものであってもよい。

上記の実施例から得られる作用効果は、下記の通りであ
る。

（１）大電圧出力モードを持つ入出力回路において、そ
の入出力端子と入出力回路に含まれる入力回路との間に
高耐圧スィッチＭＯＳ　Ｆ　ＥＴを設けるとともに、動
作モードに応じて形成される制御信号により入力モード
のときにはそれがオン状態となり、少な（とも入出力端
子に大きな電圧が印加される動作モードのときにそれが
オフ状態となるようにスイッチ制御する。この構成では
、大電圧出力モードのときにはクランプ用ＭＯ３ＦＥＴ
がオフ状態とされるから入力回路の確実な保護が可能と
なり、入力モードのときにはクランプ用ＭＯ３ＦＥＴが
オン状態とされるから高速な入力信号の取り込みが可能
になるという効果が得られる。

（２）上記（１）により、大電圧出力モードを持つ入出
力回路を備えた半導体集積回路装置の動作範囲が拡大す
るから、それに伴い製造歩留まりを高くできるという効
果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、大電圧出力モ
ードは、前記のような螢光表示管を駆動するもの他、液
晶表示等を行うもの等のように比較的大きな電圧を出力
するものであれば何であってもよい。大電圧出力回路は
、単にオーブンドレインの出力ＭＯ３ＦＥＴのみから構
成されてもよい。言い換えるならば、半導体集積回路装
置が実装される実装基板に高抵抗負荷や大電圧端子を設
ける構成としてもよい。

この発明は、前記螢光表示管の駆動機能を持つｌチップ
マイクロコンピュータの他、高電圧出力機能を持つ入出
力回路を備えた半導体集積回路装置に広く利用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、大電圧出力モードを持つ入出力回路におい
て、その入出力端子と入出力回路に含まれる入力回路と
の間に高耐圧スィッチＭＯＳ　Ｆ　ＥＴを設けるととも
に、動作モードに応じて形成される制御信号により入力
モードのときにはそれがオン状態となり、少なくとも入
出力端子に大きな電圧が印加される動作モードのときに
それがオフ状態となるようにスイッチ制御する。

この構成では、大電圧出力モードのときにはクランプ用
ＭＯＳ　Ｆ　ＥＴがオフ状態とされるから入力回路の確
実な保護が可能となり、入力モードのときにはクランプ
用ＭＯＳ　Ｆ　ＥＴがオン状態とされるから高速な入力
信号の取り込みが可能になる。

【図面の簡単な説明】

第１回は、この発明に係る入出力ポートの一実施例を示
す回路図、 第２図は、この発明に係る入出力ポートが用いられる１
チツプのマイクロコンピュータの一実施例を示すブロッ
ク図、 第３図は、従来の入出力回路の一例を示す回路図である
。 Ｑ１〜Ｑ３・・高耐圧ＭＯ５ＦＥＴ、ＩＢＩ。 ＩＢ２・・入カバソファ、ＤＢＵＳ・・データバス、Ｃ
ＰＵ・・マイクロプロセ・７す、ＣＰＵ−Ｃ０ＮＴ・・
ＣＰＵコントローラ、ＡＬＵ・・算術論理演算ユニット
、Ａ・・アキュムレータ、ＣＣ・・コンデイションコー
ドレジスタ、ＳＰ・・スタックポインタ、ＰＣＨ，ＰＣ
Ｌ・・プログラムカウンタ、ＲＡＭ・・ラング・アクセ
ス・メモリ、ＥＰＲＯＭ・・イレーザブル＆プログラマ
ブル・リード・オンリー・メモリ、ＩＮＴＣ・・インタ
ラブド制御回路、ＰＯＩ〜ＰＯ４・・入出力ポート、Ｏ
２０・・発振回路、Ｃ０ＵＴ・・カウンタ、Ｃ０ＮＴ・
・コントローラ、ＰＲ・・プリスケーラ、ＢＵＳ・・バ
ス、ＭＯＤＥ・・モード決定回路。

Claims (1)

1. 【特許請求の範囲】 １、動作モードに応じて入出力機能が切り換えられると
   ともに、所定の出力モードのときにはそれに対応した入
   出力端子に大きな電圧が印加される入出力回路を備え、
   上記入出力端子と入出力回路に含まれる入力回路との間
   に高耐圧スイッチＭＯＳＦＥＴを設けて、そのゲートに
   上記動作モードに応じて形成される制御信号を供給して
   入力モードのときにオン状態にし、少なくとも入出力端
   子に大きな電圧が印加される動作モードのときにオフ状
   態にすることを特徴とする半導体集積回路装置。 ２、上記半導体集積回路装置は１チップマイクロコンピ
   ュータを構成するものであり、上記入出力回路の出力モ
   ードは、螢光表示管を駆動する表示出力機能を含むもの
   であることを特徴とする特許請求の範囲第１項記載の半
   導体集積回路装置。 ３、上記１チップマイクロコンピュータは、ＥＰＲＯＭ
   を内蔵し、上記入出力回路はＥＰＲＯＭに対する書き込
   みデータを入力するときにも用いられるものであること
   を特徴とする特許請求の範囲第２項記載の半導体集積回
   路装置。