JPH04127376A - 論理回路の合成システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理回路設計において、セルによる信号伝播
遅延時間の短い論理回路を合成するための論理回路の合
成システムに関する。

［従来の技術〕 ＬＳＩ等の論理回路を構成するデバイスのセル入力端子
は、セル内部を構成するトランジスタの接続数等により
、固有の負有数を有する。また、セル出力端子には、信
号伝播速度等を法証するため、接続可能な負荷の最大数
（許容負荷数）が決められている。このため、論理回路
設計を行う場合には、セル出力端子の許容負荷数を考慮
する必要がある。以下、従来のＤＡ（設計自動化）シス
テムを利用し、セル出力端子の許容負荷数を考慮した論
理設計の一般的な手法を、第１２図を用いて説明する。

（ステップ＋２０１）機能論理モジュールの作成フリッ
プフロップ、デコーダ等のレベルの論理を機能論理モジ
ュールと呼ぶ。この機能論理モジュールの名前（モジュ
ールタイプ名）と、機能論理モジュールで使用する入出
力端子をＤＡシステムに登録する。

（ステップ１２（１２）論理変換ライブラリの作成：Ｌ
ＳＩのセルに対応するレベルの論理を詳細論理モジュー
ルと呼ぶ。また、詳細論理モジュール使用して記述した
論理を詳細論理と呼ぶ、論理変換ライブラリは、機能論
理モジュールの内部を詳細論理で記述したものである。

（ステップ１２０３）機能論理モジュール集の作成：機
能論理形式の論理回路設計データベース作成時に、機能
論理モジュールと論理変換ライブラリの対応を参照する
ための資料として、機能論理モジュールを作成する。第
１３図は、機能論理モジュール集の記述内容（ここでは
　２人力４出カデコーダの例）で、０１：モジュールタ
イプ名。

ｏ２：論理図シンボル、０３；機能論理モジュールの詳
細論理図、０４９機能機能論理モジュール力端子の負荷
数、０５：機能論理モジュールの出力端子の許容負荷数
が記述されている。

（ステップ１２０４）機能論理回路設計データベースの
作成： 機能論理モジュールを使用して記述した論理を機能論理
と呼ぶ、これをＤＡシステムに入力することにより、機
能論理回路設計データベースを作成する。

（ステップ１２０５）詳細論理回路設計データベースの
自動生成： 機能論理回路設計データベースを基に詳細論理回路設計
データベースを自動生成する。これはＤＡシステムが、
機能論理回路設計データベース内の機能論理モジュール
を論理変換ライブラリを基に詳細論理に置き換え、信号
を接続することにより、詳細論理形式の論理回路を合成
する処理である。

上述のステップ１２０４における機能論理回路設計デー
タベースの作成作業は、ステップ１２０５の詳細論理回
路設計データベースの自動生成後に判明するセル出力端
子の使用負荷数（信号を接続するセル入力端子の負荷数
の合計数）を予想しながら行う。このため、設計者は、
ステップ１２０３で作成した機能論理モジュール集を参
照し、詳細論理レベルで使用負荷数を数える。この方法
では、使用負荷数を数え間違えても、詳細論理回路設計
データベースの自動生成処理が終了するまで判らない。

これに対する、従来の一般的な対策方法としては、 （ａ）詳細論理回路設計データベースの自動生成後、使
用負荷数が許容負荷数を越えたセル出力端子の信号にア
ンプ用セルを自動挿入する方法 または、 （ｂ）設計者が、機能論理のレベルで、使用負荷数が許
容負荷数を越えたセルを内部に持つ機能論理モジュール
を検索し、該機能論理モジュールの出力信号にアンプ用
セルに対応する機能論理モジュールに接続して対策する
方法があった。

第１４図はその一例を示すものであり、許容負荷数０６
が２．使用負荷数０７が４（全セル入力端子の負荷数を
１としている）のためアンプ用セル０８に対応する機能
論理モジュールを使用して対策している。しかし、この
対策では、アンプ用セルを通過した信号０９は、アンプ
用セルを通過しない信号ｌＯに比べて、アンプ用セルを
通過するための信号遅延が生じ、論理回路の動作速度を
低下させる要因となる。また、設計者が使用負荷数を数
え間違えた場合、余計なアンプ用セルを作り込む可能性
がある。第１５図は、その−例を示すものであり、使用
負荷数が２であるところを３（破線部）と間違えると、
アンプ用セルに対応する機能論理モジュール１１を余計
に接続してしまうことになる。

なお、論理回路を自動合成する従来技術としては、例え
ば、特開昭６２−２７４３６７号公報に開示されている
方法があるが、この技術は、論理回路全体をカルノー図
を用いて最適化を行うものであり、セル出力端子の許容
負荷数を考慮することに関しては触れていない。

［発明が解決しようとする課題］ 上述の如く、従来の技術では、セル出力端子の粁容負荷
数対策が論理回路の信号伝播遅延を発生させる要因とな
っており、これは、論理回路の性能を向上させる場合、
大きな障害となる。

本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の技術における上述の如き問題を解
消し、セルによる信号伝播遅延時間の短い論理回路を合
成することが可能な、論理回路の合成システムを提供す
ることにある。

〔課題を解決するための手段〕

本発明の上記目的は、セル出力端子の許容負荷数に着目
して、機能論理形式の論理回路設計データベースから詳
細論理形式の論理回路設計データベースを自動伎成する
論理回路の合成システムにおいて、論理回路を構成する
各セルの論理的な進行順情報と、前記各セルへ入力する
信号を出力するセルを識別する情報、および、前記各セ
ルの入力端子の負荷数と出力端子の許容負荷数およびセ
ルの必要数を格納するテーブルを有し、論理回路を構成
する各セルに対して前記論理的な進行順情報を付与する
処理と、該進行順情報とは逆の順序でセルを検索し、該
セルの出力端子の許容負荷数と該セル出力端子が接続さ
れるセル入力端子の負荷数とをセル入力端子房に比較し
てセルの必要数を算出する処理と、セルを必要数合成す
る処理を含むことを特徴とする論理回路の合成システム
によって達成される。

〔作用〕

本発明に係る論理回路の合成システムにおいては、論理
回路を構成する各セルの論理的な進行順情報と、前記各
セルへ入力する信号を出力するセルを識別する情報、お
よび、前記各セルの入力端子の負荷数と出力端子の許容
負荷数およびセルの必要数を格納するテーブルを有し、
論理回路を構成する各セルに対して前記論理的な進行順
情報を付与する処理と、該進行順情報とは逆の順序でセ
ルを検索し、該セルの出力端子の許容負荷数と該セル出
力端子が接続されるセル入力端子の負荷数とをセル入力
端子房に比較してセルの必要数を算出する処理と、セル
を必要数合成する処理を含むようにしたことにより、セ
ルによる信号伝播遅延時間の短い論理回路を合成するこ
とが可能な、論理回路の合成システムを実現できるもの
である。

〔実施例〕

以下、本発明の実施例を図面に基づいて詳細に説明する
。

第２図は、本発明の一実施例である論理合成システムが
扱うデータの存在するファイルまたはテーブルを示す図
であり、図中、筒形のブロックはファイルを示している
。ファイルＡは、第６図に示す如き詳細論理を格納した
論理回路設計データベースである。ファイルＤは、セル
入力端子の負荷数およびセル出力端子の許容負荷数が定
義されているセルライブラリである。なお、第３図は、
第２図中のセルの必要数を算出するためのセル数計算テ
ーブルＢの内容を示すものであり、第４図は、後述する
多重合成禁止セル定義ファイルＣの内容を示している。

また、論理合成処理は、詳細については後述するが、論
理回路設計データベースＡおよびセルライブラリＤの記
述を読み込み、セル数計算テーブルＢを作成する論理記
述構文解析部（Ｘ）と、セル数計算テーブルＢおよび多
重合成禁止セル定義ファイルＣを使用してセルの許容負
荷数を対策した詳細論理を合成する論理合成部（Ｙ）と
、対策後の詳細論理を論理回路設計データベースＡに格
納する論理更新部（Ｚ）から成っている。

第３図に示すセル数計算テーブルにおいて、１２はセル
の論理的な進行順番号、１３はセルタイプ、１４はセル
入力端子名、１５はセルへ入力する信号を出力するセル
を識別する番号、１６は入力信号名、】７はセル入力端
子の負荷数、また、１８はセル出力端子名、１９は出力
信号名、２０はセル出力端子の許容負荷数、２］はセル
の必要数を格納するエリアを示している。

また、第４図に示す多重合成禁止セル定義ファイルは、
使用負荷数が許容負荷数を越えたセル出力端子の信号に
、アンプ用セルを自動挿入する対策方法を適用するセル
を定義するファイルで、セルタイプ（入力用セル、フリ
ップフロップ等）２２゜セルの出力信号名２３に分類し
定義されている。

第５図は、機能論理形式で記述した論理回路の一例を示
した論理図であり、設計者はセル出力端子の許容負荷数
を意識せずに設計し、入力する。

ここで、２４は入力ドライバ、２５は２人力４出力デコ
ーダ、２６はアンド（ＡＮＤ）セル、２７は９ビツトレ
ジスタ、２８は出力ドライバを示しており、セルの許容
負荷数は、すべて５とする。

第６図は、第５図に示した機能論理形式の論理回路を、
従来の論理合成方法を使用して合成した場合の一例を示
す論理図であり、図中、２９は入力用セル、３０は２人
力４出力デコーダ内部のＡＮＤセル、３１はＡＮＤセル
、３２はフリップフロップセル、３３は出力用セル、３
４は入出力信号名を示している。

第１図は、上述の如く構成された本実施例の論理合成動
作を説明するための処理フローチャートである。以下、
第１図に従って動作を説明する。

ステップ＋００では、第２図に示した詳細論理形式設計
データベースＡから、論理回路を構成するためのセルタ
イプ、入力信号名、出力信号名を読み込み、セル数計算
テーブルＢにコピーする。

ステップ２００では、ステップ＋００で、セル計算テー
ブルＢにコピーしたセルタイプの、セル入力端子の負荷
数およびセル出力端子の許容負荷数をセルライブラリＤ
から読み出し、セル数計算テーブルＢにコピーする。

ステップ３００では、セルに対し、論理の進行順番号を
付与する。まず、上述のセル数計算テーブルＢを検索し
、論理回路内の入力用セルを検出する１次に、入力用セ
ルの出力信号を入力するセルを検出する。ｖ８様の処理
を、第４図に示す多重合成禁止セル定義ファイルＣで定
義されているセルタイプ、または、セルの出力信号名に
より定義されたセルに入力するまで繰り返し、論理的な
進行順を調べ、番号を付ける。多重合成禁圧セル定義フ
ァイルＣで定義されているセルタイプ、もしくは、セル
の出力信号名により定義されたセルに入力した場合には
、セルの論理的な進行順番号を１に戻す。

また、第７図に示す如く、この処理の途中で、既に論理
的な進行順番号が付いているセルがある場合には、既に
付いている番号と付けようとする番号を比較して、大き
な番号を優先させる。ただし、第８図の３６に示す如き
ループ回路の場合は、小さな番号を優先させる。この結
果、第６図に示した論理回路内のセルに対して、３７で
示す如き論理的な進行順番号が付与される。

次に、ステップ４００では、セルの必要数を算出する。

第９図に、この部分の詳細な処理フローチャートを、ま
た、第１０図に、処理の一例を示す。

ステップ４０１では、前述のセル数計算テーブルＢを検
索して、論理的な進行順番号が最大のセルＡ（セル出力
端子の許容負荷数５）３８を検出する。ステップ４０２
では、上述のセル（Ａ）の必要数に初期値ｌ、および、
セル出力端子の許容負荷数５をセットする。

ステップ４０３では、セル数計算テーブルＢを検索し、
セル（Ａ）の出力信号を入力するセル入力端子Ｂ（負荷
数４　）３１１１．セル入力端子Ｃ（負荷数１　）４０
゜セル入力端子Ｄ（負荷数３）４１を検出する。

ステップ４０４では、セル（Ａ）出力端子の許容負荷数
から、最大の負荷数（ここではセル入力端子Ｂの負荷数
４）を減算する０次に、余りの許容負荷数（５−４によ
り１）以下の負荷数のうち、最大の負荷数を減算する（
ここではセル入力端子Ｃの負荷数１）、この処理を余り
の許容負荷数が残りのいずれの負荷数もカバーできなく
なるか、もしくは、すべての負荷数をカバーするまで繰
り返す（ステップ４０５）、また、減算の対象となるセ
ル入力端子にセル（Ａ）の必要数を対応させて、セルへ
入力する信号を出力するセルを識別する番号として、セ
ル数計算テーブルＢに書き込む、許容負荷数が全セル入
力端子の負荷数をカバーできない場合には、セル（Ａ）
の必要数を追加して処理を統ける（セル（Ａ）の必要数
→２）。

ステップ４０６では、セル数計算テーブルＢにおけるセ
ル（Ａ）の情報記述個所を、セルの必要数分コピーする
。このように、ステップ４０１がらステツブ４０６の処
理を、論理的な進行順番号と逆の順番で、すべてのセル
に対して行う６ 第１図に戻って、説明を続ける。ステップ５００では、
セルを複数合成する場合、セルの入出力信号名を修正し
、信号を再接続する。まず、出力信号名を信号名変換規
則に従って変換する。また、出力信号を入力するセルを
検出して、セルへ入力する信号を出力するセルを識別す
る番号に対応させ、セルの入力信号名を書き換える。

ステップ６００では、前述の多重合成禁止セル定義ファ
イルＣに定義されているセルタイプ、または、セルの出
力信号名により定義されたセルを複数合成する場合、ア
ンプ用セルを挿入する。

ステップ７００では、セル数計算テーブルＢの内容を、
詳細論理形式の論理回路に変換し、第２図に示した一時
フアイルＥに格納する。この結果、第１１図に示す論理
回路が完成する。第１１図に示す４２は、上述のステッ
プ１００からステップ６００までの処理により合成され
た、論理的に共通なセルである。

ステップ８００では、セルの許容負荷数の対策がなされ
ていない詳細論理形式の論理回路を、対策した詳細論理
形式の論理回路に置き換える。

上記実施例によれば、セルの許容負荷数の対策がなされ
た詳細論理形式の論理回路を合成することができる。

なお、上記実施例は本発明の一例を示すものであり、本
発明はこれに限定されるべきものではないことは言うま
でもない。

［発明の効果］ 以上、詳細に説明した如く、本発明によれば、セルによ
る信号伝播遅延時間の短い論理回路を合成することが可
能な論理回路の合成システムを実現できるという顕著な
効果を奏するものである。

【図面の簡単な説明】

第１図は本発明の一実施例であるＤＡシステムの動作を
示すフローチャート、第２図は実施例のＤＡシステムが
扱うデータの存在するファイルまたはテーブルを示す図
、第３図はセル数計算テーブルの内容の一例を示す図、
第４図は多重合成禁止セル定義ファイルの内容の一例を
示す図、第５図は機能論理形式で記述した論理回路の一
例を示した論理図、第６図は第５図に示した論理回路を
従来の論理合成方法を使用して合成した詳細論理形式の
論理回路の一例を示す論理図、第７図および第８図はセ
ルに論理的な進行順番号を付与する際の優先順位を示す
図、第９図はセルの必要数を算出する処理の詳細なフロ
ーチャート、第１０図はセルの必要数を算出する処理の
一例を示す図、第１Ｉ図は本実施例の方法により合成し
た詳細論理形式の論理回路を示す論理図、第１２図はＤ
Ａシステムを利用した論理設計の一般的な手法を示す図
、第１３図は機能論理モジュール集の記述内容の一例を
示す図、第１４図は人手によるセルの許容負荷数対策方
法を示す図、第１５図は人手によるセルの許容負荷数対
策を間違えた場合の事例を示す図である。 Ａ：論理回路設計データベース、Ｂ：セル数計算テーブ
ル、Ｃ多重合成禁止セル定義ファイル、Ｄ：セルライブ
ラリ、Ｘ：論理記述構文解析部、Ｙ：論理合成部、 Ｚ：論理更新部。 第 図 第４ 図 第 図 第 図 第１３図 第１４図 第１５図

Claims (1)

【特許請求の範囲】
1. １、セル出力端子の許容負荷数に着目して、機能論理形
   式の論理回路設計データベースから詳細論理形式の論理
   回路設計データベースを自動生成する論理回路の合成シ
   ステムにおいて、論理回路を構成する各セルの論理的な
   進行順情報と、前記各セルへ入力する信号を出力するセ
   ルを識別する情報、および、前記各セルの入力端子の負
   荷数と出力端子の許容負荷数およびセルの必要数を格納
   するテーブルを有し、論理回路を構成する各セルに対し
   て前記論理的な進行順情報を付与する処理と、該進行順
   情報とは逆の順序でセルを検索し、該セルの出力端子の
   許容負荷数と該セル出力端子が接続されるセル入力端子
   の負荷数とをセル入力端子別に比較してセルの必要数を
   算出する処理と、セルを必要数合成する処理を含むこと
   を特徴とする論理回路の合成システム。