JPH0412715U - - Google Patents
Info
- Publication number
- JPH0412715U JPH0412715U JP1990052748U JP5274890U JPH0412715U JP H0412715 U JPH0412715 U JP H0412715U JP 1990052748 U JP1990052748 U JP 1990052748U JP 5274890 U JP5274890 U JP 5274890U JP H0412715 U JPH0412715 U JP H0412715U
- Authority
- JP
- Japan
- Prior art keywords
- register
- rise
- pulse signal
- circuit
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Pulse Circuits (AREA)
Description
第１図は本考案の可変デイレイ回路の回路図、
第２図は本考案を説明するタイムチヤート、第３
図は従来の可変デイレイ回路の回路図、第４図は
従来例を説明するタイムチヤートである。 １０……プログラマブルデイレイライン、１１
……第１のレジスタ、１２……第２のレジスタ、
１３……マルチプレクサ。
第２図は本考案を説明するタイムチヤート、第３
図は従来の可変デイレイ回路の回路図、第４図は
従来例を説明するタイムチヤートである。 １０……プログラマブルデイレイライン、１１
……第１のレジスタ、１２……第２のレジスタ、
１３……マルチプレクサ。
Claims (1)
- 【実用新案登録請求の範囲】 プログラマブルデイレイラインに入力されるパ
ルス信号の立ち上がり／立ち下がりを設定された
時間遅延する可変デイレイ回路であつて、 前記パルス信号の立ち上がりの遅延時間が設定
された第１のレジスタと、 前記パルス信号の立ち下りの遅延時間が設定さ
れた第２のレジスタと、 前記プログラマブルデイレイラインからの出力
がローレベルの場合には第１のレジスタを選択し
、出力がハイレベルの場合には第２のレジスタを
選択して、前記プログラマブルデイレイラインに
立ち上がり／立ち下がりの遅延時間を出力するマ
ルチプレクサと、 を有することを特徴とした可変デイレイ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990052748U JPH0412715U (ja) | 1990-05-21 | 1990-05-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990052748U JPH0412715U (ja) | 1990-05-21 | 1990-05-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0412715U true JPH0412715U (ja) | 1992-01-31 |
Family
ID=31573320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990052748U Pending JPH0412715U (ja) | 1990-05-21 | 1990-05-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0412715U (ja) |
-
1990
- 1990-05-21 JP JP1990052748U patent/JPH0412715U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5687298A (en) | Analog memory device | |
| JPH0412715U (ja) | ||
| JPS54100651A (en) | Pulse-width/pusle-period converter circuit | |
| JPS61131130U (ja) | ||
| SU684731A1 (ru) | Синхронизатор импульсов | |
| JPS63140732U (ja) | ||
| JPH0480132U (ja) | ||
| JPS5286758A (en) | High accurate digital delay circuit | |
| JPS63106220U (ja) | ||
| JPS53114650A (en) | Adjustment of signal pulse width and delay circuit | |
| JPS6289880U (ja) | ||
| JPS6418836U (ja) | ||
| JPS5299044A (en) | Analogue memory circuit | |
| JPS60177512U (ja) | デジタル可変遅延線 | |
| JPS60102690U (ja) | 放射線測定器雑音防止回路 | |
| JPH0260331U (ja) | ||
| JPH045292B2 (ja) | ||
| JPS5654548A (en) | Function transforming circuit for digital signal | |
| JPS6168530U (ja) | ||
| JPH0467820U (ja) | ||
| JPS6455772U (ja) | ||
| JPH0163224U (ja) | ||
| JPS645532U (ja) | ||
| JPH01146627U (ja) | ||
| JPS6356827U (ja) |