JPS61131130U - - Google Patents
Info
- Publication number
- JPS61131130U JPS61131130U JP1222985U JP1222985U JPS61131130U JP S61131130 U JPS61131130 U JP S61131130U JP 1222985 U JP1222985 U JP 1222985U JP 1222985 U JP1222985 U JP 1222985U JP S61131130 U JPS61131130 U JP S61131130U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- pulse
- input
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
第１図ａは本考案の一実施例図、第１図ｂは信
号，，を示す図、第１図ｃはエツジパルス
信号とエツジパルス信号を示す図、第１図ｄ
は信号，を可変遅延回路ｆ，ｇにより遅延さ
せて得た信号，をオア回路ｈにより纒めた出
力信号を示す図である。 ａ……オア／ノア回路、ｂ，ｃ……遅延回路、
ｄ，ｅ……ノア回路、ｆ，ｇ……可変遅延回路、
ｈ……オア回路。
号，，を示す図、第１図ｃはエツジパルス
信号とエツジパルス信号を示す図、第１図ｄ
は信号，を可変遅延回路ｆ，ｇにより遅延さ
せて得た信号，をオア回路ｈにより纒めた出
力信号を示す図である。 ａ……オア／ノア回路、ｂ，ｃ……遅延回路、
ｄ，ｅ……ノア回路、ｆ，ｇ……可変遅延回路、
ｈ……オア回路。
Claims (1)
- １個のオア／ノア回路、２個の遅延回路、２個
の２入力ノア回路、及び２個の可変遅延回路を備
え、比較的パルス幅の広い基準パルスをオア／ノ
ア回路に入力させ、そのオア出力を２分して、そ
の一方を一方の遅延回路経由で一方のノア回路に
、オア出力の２分した他方を、直接、他方のノア
回路に入力させ、また、オア／ノア回路のノア出
力を２分して、その一方を他方の遅延回路経由で
他方のノア回路に、ノア出力の２分した他方を、
直接、一方のノア回路に入力させ、一方のノア回
路から、基準パルスの立ち上がり時に一方の遅延
回路の遅延時間に対応したパルス幅のエツジパル
スを、他方のノア回路から、基準パルスの立ち下
がり時に他方の遅延回路の遅延時間に対応したパ
ルス幅のエツジパルスを発生させ、更にこれらの
エツジパルスを夫々可変遅延回路を介して取り出
すようにしたことを特徴とするエツジパルス発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1222985U JPS61131130U (ja) | 1985-02-01 | 1985-02-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1222985U JPS61131130U (ja) | 1985-02-01 | 1985-02-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61131130U true JPS61131130U (ja) | 1986-08-16 |
Family
ID=30495094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1222985U Pending JPS61131130U (ja) | 1985-02-01 | 1985-02-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131130U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9774334B2 (en) | 2015-10-08 | 2017-09-26 | Fujitsu Limited | Clock recovery circuit, optical module, and clock recovery method |
-
1985
- 1985-02-01 JP JP1222985U patent/JPS61131130U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9774334B2 (en) | 2015-10-08 | 2017-09-26 | Fujitsu Limited | Clock recovery circuit, optical module, and clock recovery method |