JPH0419826U - - Google Patents
Info
- Publication number
- JPH0419826U JPH0419826U JP1990058677U JP5867790U JPH0419826U JP H0419826 U JPH0419826 U JP H0419826U JP 1990058677 U JP1990058677 U JP 1990058677U JP 5867790 U JP5867790 U JP 5867790U JP H0419826 U JPH0419826 U JP H0419826U
- Authority
- JP
- Japan
- Prior art keywords
- delay circuit
- delay
- output signal
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Pulse Circuits (AREA)
Description
第1図はこの考案の一実施例による遅延回路を
示す回路図、第2図は第1図の主要部分の波形図
、第3図は従来の遅延回路を示す回路図、第4図
は第3図の主要部分の波形図である。 図において、1は入力端子、2〜5,7〜10
は反転アンプ、6は出力端子、11はスイツチを
示す。なお、図中、同一符号は同一、又は相当部
分を示す。
示す回路図、第2図は第1図の主要部分の波形図
、第3図は従来の遅延回路を示す回路図、第4図
は第3図の主要部分の波形図である。 図において、1は入力端子、2〜5,7〜10
は反転アンプ、6は出力端子、11はスイツチを
示す。なお、図中、同一符号は同一、又は相当部
分を示す。
Claims (1)
- 基準となるデイジタル信号の入力手段と、前記
デイジタル信号を遅延させる一定の遅延量を持つ
た遅延素子を多段接続した第1の遅延回路と、前
記第1の遅延回路の出力信号を遅延させる一定の
遅延量を持つた遅延素子を多段接続した第2の遅
延回路と、前記第1の遅延回路の出力信号と前記
第2の遅延回路の出力信号とを入力して、前記デ
イジタル入力信号によつて前記2つの出力信号の
どちらかを選択するスイツチと、前記スイツチの
出力を取り出す手段とを備えたことを特徴とする
遅延回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990058677U JPH0419826U (ja) | 1990-05-31 | 1990-05-31 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990058677U JPH0419826U (ja) | 1990-05-31 | 1990-05-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0419826U true JPH0419826U (ja) | 1992-02-19 |
Family
ID=31584506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1990058677U Pending JPH0419826U (ja) | 1990-05-31 | 1990-05-31 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0419826U (ja) |
-
1990
- 1990-05-31 JP JP1990058677U patent/JPH0419826U/ja active Pending