JPS6381426U - - Google Patents
Info
- Publication number
- JPS6381426U JPS6381426U JP1986173473U JP17347386U JPS6381426U JP S6381426 U JPS6381426 U JP S6381426U JP 1986173473 U JP1986173473 U JP 1986173473U JP 17347386 U JP17347386 U JP 17347386U JP S6381426 U JPS6381426 U JP S6381426U
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- inverts
- outputs
- input signal
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Description
第１図はこの考案の一実施例によるミユーテイ
ング回路の構成を示す回路図、第２図及び第３図
は各々従来のミユーテイング回路の構成を示す回
路図、第４図は回線試験の概要図、第５図はアナ
ログスイツチのオン抵抗の特性を示す図である。 １：アナログスイツチ、２：出力増幅器。
ング回路の構成を示す回路図、第２図及び第３図
は各々従来のミユーテイング回路の構成を示す回
路図、第４図は回線試験の概要図、第５図はアナ
ログスイツチのオン抵抗の特性を示す図である。 １：アナログスイツチ、２：出力増幅器。
Claims (1)
- 入力信号を非反転増幅して出力する第１の増幅
器と、第１の増幅器の出力を極性反転して出力す
る第２の増幅器と、前記入力信号を第２の増幅器
の非反転入力端に接続するアナログスイツチとか
ら構成されることを特徴とするミユーテイング回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986173473U JPS6381426U (ja) | 1986-11-12 | 1986-11-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986173473U JPS6381426U (ja) | 1986-11-12 | 1986-11-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381426U true JPS6381426U (ja) | 1988-05-28 |
Family
ID=31110963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986173473U Pending JPS6381426U (ja) | 1986-11-12 | 1986-11-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381426U (ja) |
-
1986
- 1986-11-12 JP JP1986173473U patent/JPS6381426U/ja active Pending