JPH04125754A - バスエラー発生時のアクセス再試行装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ＵＮＩＸ　（ＡＴ＆Ｔで開発されたオペレー
ティングシステム）のカーネル内でバスエラーが発生し
た際の時にアクセスの再試行を行なうアクセス再試行装
置に関する。

〈従来の技術〉 従来は、ＵＮＩＸシステムにおいてはカーネルモードで
動作中にバスエラーか発生した場合、ページフォールト
によるバスエラー以外は回復不可能ということでメツセ
ージを表示し、ハングアップする状態（パニック）にな
る。

〈発明が解決しようとする課題〉 従って、このような現在のＵＮＩＸのインプリメントで
は、メモリの一時的な障害等でバスエラーが発生し、更
にもう一度アクセス行なえばバスエラーが発生しないよ
うな場合であっても、パニックとなり回復不能となって
しまう。

例えば、第３図に示すように、ＣＰＵＩバスに接続され
た第１のＣＰＵＩと第２のＣＰＵ２とが同時に共有メモ
リである第２のメモリ４にアクセスしたような場合であ
る。この場合、アクセスが同時でなければバスエラーは
生じない。従って、ＣＰＵＩが再試行を行なえば、バス
エラー例外を発生することなしに第２のメモリ４にアク
セスすることかできる。

しかし、現在のシステムでは、メモリの一時的な障害等
でバスエラーが発生し、パニックとなり回復不能となっ
てしまう。

そして、このように回復不能になった場合、システムを
立ち上げ直すしか回復の手段がないといった問題がある
。

本発明は上記した課題を解決するためになされたもので
あって、その目的は、ＵＮＩＸが動作するシステムでバ
スエラー例外が発生したときであって、メモリの一時的
な障害による例外発生である場合、バスエラーを起こし
たアドレス（フォールトアドレス）へのアクセスを再び
行なう機能を備えたアクセス再試行装置を実現すること
を目的とする。

く課題を解決するための手段〉 上記した課題を解決する本発明は、アクセスの再試行可
能な一時的なバスエラーが発生する際のアドレスを保持
するアドレス部と、 バスエラーが発生した際のアドレスとアドレスで保持さ
れているアドレスとの比較を行ない、致が検出されたと
きに例外ベクタを発生する比較部と、 比較部から例外ベクタを受けたときにＣＰＵの再試行を
実行させる例外処理ハンドラとを備えたものである。

く作用〉 本発明のバスエラー発生時のアクセス再試行装置におい
て、バスエラーが発生した際のアドレスとアドレスで保
持されているアドレスとの比較か比較部で行なわれ、一
致が検出されたときに例外ベクタか発生し、 比較部から例外ベクタを受けたときに例外ハンドラによ
りＣＰＵの再試行が実行される。

〈実施例〉 以下図面を参照して、本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例の概略構成を示す構成図、第
２図は本実施例の主要部の構成を示す構成図である。

これらの図において、１１は第１のＣＰＵ、１２は第１
０ＣＰＵＩＩの発生するアドレスと内部に保持している
アドレスとを比較９判定するアドレス判定部、２１は第
２のＣＰＵ、３１は第１ＣＰＵバスを介して第１のＣＰ
ＵＩ　１に接続されている第１のメモリ、３２は第１Ｃ
ＰＵバスを介して第１のＣＰＵＩＩと接続され、第２Ｃ
ＰＵバスを介して第２のＣＰＵ２１と接続された第２の
メモリ（共有メモリ）である。アドレス判定部１２内の
アドレス部１２ｂは、−時的な障害であり再試行を行な
えば正常にアクセスできるアドレスを保持している。尚
、ＣＰＵＩＩとＣＰＵ２１とは、ＵＮＩＸのもとてそれ
ぞれ別個のタスクを処理可能に構成されている。

ここで、ＣＰＵＩＩとＣＰＵ２１とが別個のタスクを処
理中に同時にメモリ３２をアクセスすると、ＣＰＵ１１
側にバスエラー例外が発生する。

この場合、アドレス判定部１２は第１ＣＰＵバスを監視
している。そして、バスエラーが発生した場合、アドレ
ス部１２ｂに保持しているアドレスとバスエラー発生時
のアドレス（以下フォールトアドレスという）とを、比
較器１２ａが比較する。そして、フォールトアドレスが
アドレス部１２ｂに保持しているアドレスの範囲内であ
れば、ＣＰＵＩＩに対して、バスエラー例外とは別の例
外ベクタを発生する。

ＣＰＵＩＩ内の例外処理ハンドラ（１１ａ）は、アドレ
ス判定部１２から例外ベクタを受けると、何もせずに例
外から復帰する。そして、ＣＰＵ１１は再度同じアドレ
スへアクセスを行なうことができる。このとき、ＣＰｔ
Ｊ２１によるメモリ３２のアクセスは終了しており、Ｃ
ＰＵＩ　１はメモリ３２に対して処理を行なえる。

ここでは、ＣＰＵ１１について説明を行なったが、ＣＰ
Ｕ２１にも同様の機能を持たせることが望ましい。

以上説明したように、本実施例によれば、バスエラー発
生時の再試行機能が実現できた。この結果、システムを
停止させること無く、運転を継続させることが可能にな
った。

〈発明の効果〉 以上詳細に説明したように、本発明では、アクセスの再
試行可能な一時的なバスエラーが発生する際のアドレス
を保持するアドレス部と、バスエラーが発生した際のア
ドレスとアドレスで保持されているアドレスとの比較を
行ない、致が検出されたときに例外ベクタを発生する比
較部と、 比較部から例外ベクタを受けたときにＣＰＵの再試行を
実行させる例外処理ハンドラとを備えるようにした。こ
の結果、本発明のバスエラー発生時のアクセス再試行装
置において、バスエラーが発生した際のアドレスとアド
レスで保持されているアドレスとの比較が比較部で行な
われ、一致が検出されたときに例外ベクタが発生し、比
較部から例外ベクタを受けたときに例外ハンドラにより
ＣＰＵの再試行が実行される。

これにより、バスエラー発生時の再試行機能を実現した
。この結果、システムを停止させること無く、運転を継
続させることが可能になった。

【図面の簡単な説明】

第１図は本発明の一実施例のバスエラー発生時のアクセ
ス再試行装置の構成を示す構成図、第２図は第１図に示
した実施例の主要部の構成を示す構成図、 第３図は従来装置を説明するための説明図である。 １１・・・第１のＣＰＵ １１ａ・・・例外処理ハンドラ

Claims (1)

1. 【特許請求の範囲】 アクセスの再試行可能な一時的なバスエラーが発生する
   際のアドレスを保持するアドレス部（１２ｂ）と、 バスエラーが発生した際のアドレスとアドレス（１２ｂ
   ）で保持されているアドレスとの比較を行ない、一致が
   検出されたときに例外ベクタを発生する比較部（１２ａ
   ）と、 比較部（１２ａ）から例外ベクタを受けたときにＣＰＵ
   の再試行を実行させる例外処理ハンドラ（１１ａ）とを
   備えたことを特徴とするバスエラー発生時のアクセス再
   試行装置。