JPH04124616A

JPH04124616A - アクティブマトリクス型液晶表示装置

Info

Publication number: JPH04124616A
Application number: JP2245404A
Authority: JP
Inventors: Atsushi Takahashi; 敦高橋; Yukio Nakamura; 幸夫中村; Hiromasa Sugano; 菅野　裕雅; Hiroshi Toyama; 遠山　広
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-09-14
Filing date: 1990-09-14
Publication date: 1992-04-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、特に薄膜トランジスタ（ＴＰＴ）が用いら
れたアクティブマトリクス型液晶表示装置に関するもの
である。

（従来の技術）例えば、薄膜トランジスタ等のスイッチング素子が液晶
セルに接続されたアクティブマトリクス型液晶表示装置
が知られている。

第２図は従来のアクティブマトリクス型液晶表示装置の
一構成例を示す図である。この液晶表示装置は、互いに
対向して配置される前面ガラス基板１と背面ガラス基板
２とを備え、その間に液晶３が封入されている（封止部
は図示せず）。前記前面ガラス基板１の背面ガラス基板
２に対向する面には、カラーフィルタ４が形成され、カ
ラーフィルタ４上には透光性の共通電極５が設けられる
とともに、この共通電極５の全面に配向膜（図示せず）
が形成されている。

前記背面ガラス基板２のガラス基板１に対向する面には
、複数の画素電極６が形成され、各画素電極６に薄膜ト
ランジスタ（以下ＴＰＴと称す）７か設けられている。

画素電極６及びＴＦＴ７の全面には配向膜（図示せず）
が形成されている。

第３図は背面ガラス基板２上に設けられた画素電極６及
びＴＦＴ７と駆動回路との接続を示す構成図である。

図に示すように、走査回路８には、ゲートバスライン９
１乃至９゜が接続される一方、信号供給回路１０に、ド
レインバスライン１１１乃至１１ゆが接続されている。

第ｎ行目（ゲートバスライン９．、）かつ第ｍ列目（ド
レインバスライン１１゜）のＴＦＴ７．、、、、は、ゲ
ート電極１２．、。、ドレイン電極１３．、、、及びソ
ース電極１４．、ｆｆｉを備え、このＴ　Ｐ　Ｔ　７　
、、、、に対応して画素電極６．、ｆｆｌが設けられて
いる。このゲート電極１２．、ゆがゲートバスライン９
、、に、ドレイン電極１３゜がドレインバスライン１１
．、に、さらにソース電極１４ａ６が画素電極６、、ゆ
に、それぞれ接続されている。

前記画素電極６゜、と共通電極５とにより、液晶セルＬ
０ゆが構成され、この共通電極５と画素電極６　ｎｍと
は、液晶３を介して容量結合されている。

次に、このように構成される従来の液晶表示装置の動作
について説明する。

第４図は走査回路８からの走査信号及び信号供給回路１
０からのデータ信号のタイミングチャートである。ｖｌ
、乃至Ｖ、、、はそれぞれゲートバスライン９１乃至９
ｎに供給される信号であり、例えば、ＯＮ状態が１５（
Ｖ）、ＯＦＦ状態が０（Ｖ）の電圧で、かつ１水平周期
ＴＨ期間のＯＮ状態がｖ、、からＶｏへと順次シフトし
ていく走査信号である。

Ｖ　４　Ｈ乃至Ｖ　ｄｍはそれぞれドレインバスライン
１１、乃至１１．、に供給される信号であり、所望の表
示パターンに応じて基準電圧■。ｏＭ、例えば６（Ｖ）
に対して、１垂直周期ＴＶ毎に電圧の極性が反転するデ
ータ信号である。

共通電極５には、常時基準電圧が印加されている（図示
せず）。

そこで、走査信号Ｖヨ、がＯＮ状態となると、ゲートバ
スライン９．に接続されているＴＦＴ７．。

乃至７１．の各ドレイン電極１３とソース電極１４とが
導通状態となり、画素電極６１１乃至６１＋ｅには、そ
れぞれドレインバスライン１１１乃至１１ｆｆｌの電圧
が印加される。

これにより、画素電極６□１乃至６１と共通電極５とで
構成される液晶セルＬｌｌ乃至Ｌ１ｍ＋には、それぞれ
データ信号Ｖｄｌ乃至■６゜と基準電圧■。ＯＭとの電
位差に比例した電荷が蓄積される。すなわち、液晶セル
Ｌ　３１乃至り、。の電気容量をＣＬＣとすると、各液
晶セルＬ１１乃至Ｌｌｆｆｉに蓄積される電荷量Ｑ　Ｉ
　１乃至Ｑ　１ｍは、ＣＬｃ（Ｖｄ、−■。。Ｍ）乃至
ＣＬｃ　（Ｖｄ、　　Ｖ、。Ｍ）とナル。

次に、走査信号Ｖ、ｌがＯＦＦ状態になると、ゲートバ
スライン９Ｉに接続されているＴ　Ｆ　Ｔ　７　ｓ　＋
乃至７１ｅの各ドレイン電極１３とソース電極１４とが
非導通状態となる。この時、各液晶セルＬｌ！乃至Ｌ１
ｍに蓄積された電荷量Ｑ、□乃至Ｑ１イは保存され、そ
の結果、液晶セルＬｌｌ乃至り、。には電圧（Ｖ、、−
Ｖｃ、Ｍ　）乃至（Ｖ＋ｉ＠−Ｖｅ６＆Ｌ）が印加され
続ける。

そして、１垂直周期Ｔｖが経過した後に、再びｖｇｆが
ＯＮ状態になると、その時のドレインバスライン１１．
乃至１１．、の電圧に応じた電圧が液晶セルＬｌ！乃至
Ｌ１．．に印加され、以下同様の動作が行われる。

他のゲートバスライン９２乃至９ｆｉに接続されるＴＰ
Ｔ７□１乃至７□及び液晶セルＬ２１乃至り、、ｆｆｌ
の動作についても同様である。

（発明が解決しようとする問題点）しかしながら、上記構成の液晶表示装置では、ゲートバ
スライン９．乃至９．、とドレインバスライン１１．乃
至１１ｍとが交差して配置されているため、交差部分に
絶縁膜が形成されていても、その絶縁膜にピンホール等
の欠陥があると、両ライン間の短絡により表示において
線欠陥が発生してしまうという問題がある。

この発明は、このような課題を解決するためのものであ
り、ドレインバスラインとゲートバスラインとの短絡を
阻止して、表示性能の劣化を防止することが可能なアク
ティブマトリクス型液晶表示装置を提供することを目的
とする。

（問題点を解決するための手段）上記の問題点を解決するために、この発明は互いに対向
して配置されるとともに、液晶が封入される第１及び第
２基板を備え、前記第１基板は、画素毎に対応して設けられるスイッチ
ング素子と、前記スイッチング素子に接続されて一方向
に延在するゲートバスラインと、前記スイッチング素子
に接続され、前記ゲートバスラインと交互にかつ平行に
配置されるドレインバスラインと、前記ゲートバスライ
ン及び前記ドレインバスラインの間に設けられる画素電
極とを有し、前記第２基板は、前記画素電極に対向するとともに、前
記一方向に交差する他方向に延在するデータ電極を有す
ることを特徴とする。

（作　用）上記の構成を有する本発明のアクティブマトリクス型液
晶表示装置では、スイッチング素子に接続されるゲート
バスラインとドレインバスラインとが、第１基板に対し
て交互にかつ平行に配置されるため、このゲートバスラ
インとドレインバスラインとの交差部分が存在せず、両
ラインが短絡することを有効に阻止でき、線欠陥等の発
生を防止することが可能になる。

（実施例）第１図は本発明のアクティブマトリクス型液晶表示装置
の一実施例を示す斜視構成図である。

第１図において、参照符号２０は、本実施例に係るアク
ティブマトリクス型液晶表示装置を示す。

この液晶表示装置２０は、互いに対向して配置される背
面ガラス基板（第１基板）２２と前面ガラス基板（第２
基板）２４とを備え、その間に液晶２６が封入されてい
る（封止部は図示せず）。

この背面ガラス基板２２は、画素毎に対応して設けられ
るスイッチング素子であるＴＰＴ２８と、このＴＰＴ２
８に接続されて矢印Ｘ方向（一方向）に延在するゲート
バスライン３０１乃至３０．、と、前記ＴＰＴ２８に接
続され、ゲートバスライン３０、乃至３０．、と交互に
かつ平行に配置されるドレインバスライン３２．乃至３
２．、＋、と、前記ゲートバスライン３０．乃至３０．
、及びドレインノくスライン３２１乃至３汎＋１の間に
設けられる画素電極３４とを有する。この画素電極３４
とＴＰＴ２８には、全面にわたって配向膜（図示せず）
が形成されている。

前面ガラス基板２４の背面ガラス基板２２に対向する面
には、カラーフィルタ３６が形成され、このカラーフィ
ルタ３６上に、画素電極３４に対向するとともに矢印Ｘ
方向に交差する矢印Ｙ方向（他方向）に延在する複数本
の透光性データ電極３８、乃至３８．が形成されている
。このデータ電極３８．乃至３８ゎには、全面にわたっ
て配向膜（図示せず）が設けられている。

第５図は背面ガラス基板２２に設けられたＴＰＴ２８及
び画素電極３４と前面ガラス基板２４に設けられたデー
タ電極３８１乃至３８．と駆動回路との接続を示す図で
ある。

図に示すように、ゲートバスライン３０．乃至３０、、
が、走査回路４０に接続されるとともに、データ電極３
８１乃至３８．が、信号供給回路４２に接続されている
。

ドレインバスライン３２１乃至３２．、＋１の端部は、
互いに一体化されてリファレンス電圧回路４４に接続さ
れている。

ＴＰＴ２８は、例えばアモルファスシリコン（ａ−８ｉ
）（図示せず）、ゲート電極４６、ドレイン電極４８及
びソース電極５０を備え、このゲート電極４６がゲート
バスライン３０１乃至３０ｎと、ドレイン電極４８がド
レインバスライン３２、乃至３２．、＋、と、ソース電
極５０か画素電極３４と、それぞれ接続される。

第６図は本実施例の電極構造を説明する図である。図に
示すように、ゲートバスライン３０．乃至３０、は、所
定間隔毎に矢印Ｙ方向両側に突出する構造を持ち、これ
がゲート電極４６であり、ドレインバスライン３２１乃
至３２．、。、も同様に、アモルファスシリコン（図示
せず）を介してゲート電極４６とオーバラップするよう
に矢印Ｙ方向に突起する構造を持ち、これがトレイン電
極４８である。

画素電極３４は、ゲートバスライン３０１乃至３０、、
、ドレインバスライン３２１乃至３２．、や１、ゲート
電極４６及びドレイン電極４８により囲まれた領域に形
成される透光性電極で、矢印Ｘ方向に突出する構造を持
ち、これがソース電極５０であり、アモルファスシリコ
ン（図示せず）を介してゲート電極４６とオーバラップ
する。

次に、このように構成されるアクティブマトリクス型液
晶表示装置の動作について説明する。

第７図は本実施例の駆動タイミングチャートである。第
５図と第７図に基づいて、本実施例の動作を説明する。

ｖ６．乃至ＶＧｎは、それぞれゲートバスライン３０、
乃至３０ｎに供給される信号であり、例えば、ＯＮ状態
か１５　（Ｖ）　、ＯＦＦ状態かｏ　（Ｖ）　（７）電
圧で、かつ１水平周期ＴＨ期間のＯＮ状態がＶＧＩ乃至
Ｖいへと順次シフトしていく走査信号である。

ＶＤＩ乃至■。ｆｆｉは、それぞれデータ電極３８．乃
至３８．に供給される信号で、所望の表示パターンに応
じて、６（Ｖ）（画素電極に印加されるリファレンス電
圧Ｖ、、、）に対し１垂直周期Ｔｖ毎に電圧の極性が反
転するデータ信号である。また、ドレインバスライン３
２１乃至３２．、＋、には、リファレンス電圧Ｖ１．．
が印加されている（図示せず）。

そこで、走査信号ＶＧＩがＯＮ状態となると、ゲートバ
スライン３０．の両側に接続されている各ＴＰＴ２８の
それぞれのドレイン電極４８とソース電極５０とが導通
状態となり、画素電極３４には、リファレンス電圧Ｖ　
ｒ　＊　ｔが印加される。

このリファレンス電圧Ｖ　ｒ　ｍ　ｆが印加された画素
電極３４に対向するデータ電極３８１乃至３８．。

にデータ信号Ｖ。１乃至Ｖｏヨが印加されたときに、こ
の画素電極３４とデータ電極３８．乃至３８゜とで構成
される液晶セルには、それぞれデータ信号ｖｏｉ乃至■
。ヨとリファレンス電圧Ｖ　ｒ　＊　ｆとの電位差に比
例する電荷が蓄積される。すなわち、データ電極３８１
に対応する液晶セルの電気容量をＣＬＣとすると、この
液晶セルに蓄積される電荷量は、Ｑ＝ＣＬＣ（ＶＤＩ−
Ｖ、、ｒ　）となる。従ッテ、このリファレンス電圧が
印加された画素電極に対向するデータ電極に信号電圧が
印加されたときに、画素表示がなされる。

その後、走査信号Ｖ６１がＯＦＦ状態となると、ゲート
バスライン３０．に接続されているＴＦＴ２８の各ドレ
イン電極４８とソース電極５０とは、非導通状態となる
。この時、液晶セルに蓄積された電荷量Ｑは保存され、
その結果、データ電極３８、に対応する液晶セルには、
電圧（ＶＤＩ　　Ｖ、。

、）が印加され続ける。

さらに、１垂直周期ＴＶが経過した後に、再び走査信号
ｖｃｉがＯＮ状態となると、その時のデータ電極３８．
乃至３８ｏの電圧に応じた電圧が各液晶セルに印加され
、以下同様の動作が行われる。

他のゲートバスライン３０．乃至３０．、に接続されて
いるＴＰＴ２８及び液晶セルの動作についても同様であ
る。

この場合、本実施例では、ゲートバスライン３０、乃至
３０．、とドレインバスライン３２１乃至３２゜、とか
、交互にかつ平行に矢印Ｘ方向に延在して背面ガラス基
板２２に配置されている。従って、各ゲートバスライン
３０Ｉ乃至３０ｆｉとドレインバスライン３２１乃至３
２Ｒ＋１との交差部分がないため、前記ゲートバスライ
ン３０１乃至３ｏｆｉとドレインバスライン３２１乃至
３２．、。

とが短絡するがない。これにより、線欠陥の発生を有効
に阻止することができ、表示性能の劣化を防止すること
が可能になるという効果が得られる。

また、本実施例では、各ゲートバスライン３０．乃至３
０．、を挟んで両側に２つの画素電極３４が配置され、
この２つの画素電極３４に設けられている２つのＴＰＴ
２８が、同一のゲートハスライン３０．乃至３０．、に
接続されているので、２つのＴＰＴ２８のとちらか一方
に欠陥が生じても、他のＴＰＴ２８が正常に動作するこ
とにより表示において点欠陥が目立ち難いという効果が
ある。

（発明の効果）以上詳細に説明したように、この発明によれば、スイッ
チング素子に接続される複数のゲートバスラインとドル
インパスラインとが、第１基板に対して一方向に延在し
て交互にかつ平行に配置されるため、このゲートバスラ
インとドレインバスラインとの交差部分が存在せず、ゲ
ートバスラインとドレインバスラインとの短絡による表
示における線欠陥を有効に阻止することができる。

【図面の簡単な説明】

第１図は本発明のアクティブマトリクス型液晶表示装置
の一実施例を示す斜視構成図、第２図は従来のアクティ
ブマトリクス型液晶表示装置の一構成例を示す図、第３図は従来の駆動回路の構成図、第４図は従来の駆動タイミングチャート、第５図は本実
施例の駆動回路の構成図、第６図は本実施例の電極構造
を説明する図、第７図は本実施例の駆動タイミングチャ
ートである。２０・・・アクティブマトリクス型液晶表示装置２２・
・・背面ガラス基板２４・・・前面ガラス基板２６・・・液晶２８・・・ＴＰＴ３０１〜３０．、・・・ゲートバスライン３２、〜３２
ｆｉ、、・・・ドレインバスライン３４・・・画素電極３８、〜３８ｏ・・・データ電極特許出願人　沖電気工業株式会社代理人　弁理士　　前　１）　実シト４トｐ月偽）衣〜乱求元北値り存生ネ蝮績入ｙり第図第図痘よ、ｌ丘１凹鉾節３図ふ賃誇々・］。融層赴ヅ第６図

Claims

【特許請求の範囲】

（１）互いに対向して配置されるとともに、液晶が封入
される第１及び第２基板を備え、前記第１基板は、画素毎に対応して設けられるスイッチ
ング素子と、前記スイッチング素子に接続されて一方向に延在するゲ
ートバスラインと、前記スイッチング素子に接続され、前記ゲートバスライ
ンと交互にかつ平行に配置されるドレインバスラインと
、前記ゲートバスライン及び前記ドレインバスラインの間
に設けられる画素電極とを有し、前記第２基板は、前記画素電極に対向するとともに、前
記一方向に交差する他方向に延在するデータ電極を有す
ることを特徴とするアクティブマトリクス型液晶表示装
置。
（２）前記ドレインバスラインには一定のリファレンス
電圧が印加され、前記ゲートバスラインは順次オンにされ、前記ゲートバスラインがオンのときに前記画素電極に前
記リファレンス電圧が印加され、このリファレンス電圧が印加された画素電極に対向する
前記データ電極に信号電圧が印加されたときに、画素表
示がなされることを特徴とする請求項１記載のアクティ
ブマトリクス型液晶表示装置。