JPH04123633A - 電子交換機の通話路系制御バス接続回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要１ ＡＴＭ交換機などの電子交換機における通話路系制御バ
ス接続回路、つまり通話路系各装置と制御系装置間でデ
ータ交換を行うための構成に関し、 制御系インタフェース部等の回路を小型化、簡素化し、
かつ通話路系の規模拡張に対しても容易に対応できるよ
うにすることを目的とし、通話路系各装置と制御系装置
間のデータ伝送を性質の異なる複数のグループに分類し
て、各グループ別に通話路系装置と制御系装置のインタ
フェース部をつなぐバスを設け、これらのバスを介して
通話路系各装置と制御系装置間でデータ伝送を行うよう
に構成される。

［産業上の利用分野１ 本発明はＡＴＭ交換機などの電子交換機における通話路
系制御バス接続回路、つまり通話路系各装置と制御系装
置間でデータ転送を行うための回路構成に関する。

通話路系各装置と制御系装置間を接続する信号線の回路
構成は、小規模なハードウェアで実現でき、また通話路
系の規模拡張に対しても容易に対応できることが必要と
される。

［従来の技術１ 第６図にはＡ　Ｔ　Ｍ　（Ａｓｙｎｃｈｒｏｎｏｕｓ　
ＴｒａｎｓｆｅｒＭｏｄｅ：非同期転送モード）交換機
の全体構成が示される０図中、制御系の装置としては中
央制御装置９１、制御系インタフェース部９２があり、
通話路系の装置としては、入側トランク部９３［１］〜
９３＠、マルチプレクサ９４［１］〜９４■、スイッチ
部９５、デマルチプレクサ９６［１］〜９６■、出側ト
ランク部９７［１］〜９７＠ｌがある。スイッチ部９５
は複数のセルフルーティングモジュールで構成される。

中央制御装置９１はトランクを含む通話路系各装置のバ
ス設定やメンテナンスを制御する装置であり、中央制御
装置９１と通話路系各装置間のデータ転送は、制御系イ
ンタフェース部９２を介して行われる。通話路系の各装
置はシェルフ単位で分割されており、制御系インタフェ
ース部９２は通話路系の各シェルフに対してそれぞれ個
別にインタフェース路９８［１］〜９８■を持ち、中央
制御装置９１からの情報を一括制御してそれぞれ個別に
インタフェース路を介して通話路系各装置に配布する構
成となっている。

［発明が解決しようとする課題１ 従来の電子交換機では、制御系インタフェース部で中央
制御装置９１からの全てのオーダーの内容を解析し、通
話路系各装置（実際にはシェルフ単位）と１対１で張ら
れたインタフェース路（ケーブル）を選択して情報の転
送処理を行っている。このため通話路系の規模を拡張し
た場合、その拡張した通話路系各装置に対しても制御系
インタフェース部９２からそれぞれ個別にインタフェー
ス部を新たに敷設する必要があり、このインタフェース
路の拡張に合わせて制御系インタフェース部の回路も増
設しなくてはならない。このため従来装置は通話路系の
規模拡張に対して融通性が低く、またインタフェース部
関係の回路が大型化してしまう構成であった。

本発明は上述の問題点に鑑みてなされたものであり、そ
の目的とするところは、制御系インタフェース部等の回
路を小型化、簡素化し、かつ通話路系の規模拡張に対し
ても容易に対応することができるようにすることにある
。

［課題を解決するための手段１ 第１図は本発明に係る原理説明図である。

本発明に係る電子交換機の通話路系制御バス接続回路は
、通話路系各装置１００と制御系装置１０１間のデータ
伝送を性質の異なる複数のグループに分類して、各グル
ープ別に通話路系装置と制御系装置のインタフェース部
１０２をつなぐバス１０３［１］〜１０３■を設け、こ
れらのバス１０３［１］〜１０３＠を介して通話路系各
装置１００と制御系装置間ｌｏｔでデータ伝送を行うよ
うに構成される。

上記グループは、トランクのメンテナンス情報系と、ス
イッチ部のメンテナンス情報系と、スイッチ部の呼処理
情報系の３つに分けることができる。

上記グループにおけるバスは、それぞれ書込みバスと読
出しバスで構成することができる。

上記各バスはそれぞれ１ビットのシリアル伝送線で構成
することができる。

または上記各バスはそれぞれ複数ビットのパラレル伝送
線で構成することもできる。

［作用］ 通話路系各装置を複数のグループに分け、そのグループ
に対する制御系装置との間のデータ伝送をバスにより行
うことで、インタフェース路および制御系インタフェー
ス部の規模を小さ（し、かつ通話路系の規模拡張に対し
てもバスに拡張骨を追加接続するだけで容易に対応でき
るようになる。

グループの分は方は、トランクのメンテナンス情報系と
、スイッチ部のメンテナンス情報系と、スイッチ部の呼
処理情報系の３つに分けると、効率のよいデータ転送処
理を行える。

バスはシリアル伝送路とすると配設スペースを大幅に削
減できる。または、パラレル伝送路とするとデータ転送
に要する時間を短縮できる。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第２図には本発明の一実施例としての電子交換機の通話
路系制御バス接続回路が示される。この実施例は本発明
をＡＴＭ交換機システムに適用したものである。

図中、制御系の装置は中央制御装置ｌ、制御系インタフ
ェース部２等で構成され、通話路系装置は、入側トラン
ク部３［１］〜３＠、マルチプレクサ４［１］〜４■、
スイッチ部５、デマルチプレクサ６［１］〜６■、出側
トランク部７［１］〜７［相］等で構成される。スイッ
チ部５は複数のセルフルーティングモジュールで構成さ
れる。

ここで、中央制御装置ｌと通話路系各装置間で行う情報
転送は、その情報の性質によって大略３つのグループに
分けられる。すなわち、Ａニドランクに対するメンテナ
ンス情報の伝送 り：スイッチ部に対するメンテナンス情報の伝Ｃ：スイ
ッチ部に対する呼処理情報の伝送である。これをさらに
詳しく分類すると。

Ａ１ニドランク等の伝送路インタフェース部におけるア
ラーム情報等の収集（トランク用メンテナンス読出し） Ａ２：試験コール発生指示等のメンテナンス信号の分配
（トランク用メンテナンス書込み） Ｂ１：スイッチ内のバッファの蓄積状況やアラーム情報
等の収集（スイッチ部用メンテナンス読出し） Ｂ２：試験用ポインタの設定やバッファ長等の制御を行
うためのメンテナンス情報の設定（スイッチ部用メンテ
ナンス書込み）Ｃ１：ＶＣｉ変換テーブル等のデータの
設定（スイッチ部用呼処理情報の読出し） Ｃ２’：ＶＣｉ変換テーブル等のデータの読出しくスイ
ッチ部用呼処理情報の書込み） の６種類となる。

制御系の制御系インタフェース部２と通話路系の各装置
間は、上述のグループ別にそのグループ内の各装置にデ
ータを送るための個別のバスがそれぞれ張られており、
そのバス上ではそれぞれシリアル伝送が行われる。同一
のグループ内では前段装置の入力端子（または出力端子
）に次段の装置の入力端子（または出力端子）が順繰り
に接続されるいわゆる芋づる式接続がされており、それ
により同一グループ内の各装置がバス構成で接続される
ようになっている。

すなわちこの実施例装置では、グループＡとして分類さ
れたトランク３０〜３＠（図示しないがトランク７［１
］〜７＠を含む）に対しては書込みバスＡＩと読出しバ
スＡ２がそれぞれ張られ、グループＢとして分類された
マルチプレクサ４［１］〜４■（図示しないがデマルチ
プレクサ６［１］〜６■を含む）には書込みバスＢｌと
読出しバスＢ２がそれぞれ張られ、グループＣとして分
類されたスイッチ部５に対しては書込みバスＣＩと読出
しバスＣ２がそれぞれ張られている。

中央制御装置１と制御系インタフェース部２間で授受さ
れる制御データは３２ビットのパラレルデータからなり
、この制御データは３２ビットのＳＰババスを介して伝
送される。制御データのうち最上位から２ビットのエリ
アはネームコードに割り当てられており、このネームコ
ードにより中央制御装置ｌからの制御データが上述のＡ
、Ｂ、Ｃの何れのグループのものであるかを区別できる
ようになっている。また制御データの他の部分には、デ
ータ宛先である通話路系各装置を個別に指定する装置識
別子と、その制御データが読出し指令か書込み指令かを
指定する情報も含まれる。

第３図には制御系インタフェース部２における中央制御
措置ｌから通話路系各装置方向のインタフェース部分の
回路構成が示される。第３図において、２０は中央制御
装置１からの３２ビットパラレル制御データを受信し出
力するＳＰパスレシーバ、２１は受信された制御データ
の上位から２ビットのネームコードをデコードして上述
のグループＡ、Ｂ、Ｃの何れであるかを判別しその判別
結果をＡＮＤゲート２３［１］〜２３■に出力するネー
ムコードデコーダである。

２２［１］〜２２■は通話路系各装置のグループＡＩ、
Ｂｌ、Ｃ１対応に設けられて、制御データの残り３０ビ
ットをパラレル／シリアル変換しつつそれぞれ対応グル
ープ装置のデータフォーマットに変換して出力するデー
タフォーマット変換部である。２３［１］〜２３■はデ
ータフォーマド変換部２２［１］〜２２■の出力信号を
その対応グループ装置への書込みバスＡＩ、Ｂｌ、Ｃ１
に送出／送出停止するためのＡＮＤゲートであって、ネ
ームコードデコーダ２１の出力信号に従って開閉制御さ
れるようになっている。

第４図には制御系インタフェース部２における通話路系
各装置から中央制御装置１方向のインタフェース部分の
回路構成が示される。２４［１］〜２４■は通話路系各
装置のグループＡ２、Ｂ２、Ｃ２にそれぞれ対応して設
けられ、それぞれ対応する読出しバスＡＩ、Ｂ２、Ｃ２
からシリアルデータを受信する読出しバスレシーバであ
る。２５は読出しパスレシーバ２４［１］〜２４■で受
信したシリアルデータをシリアル／パラレル変換すると
共に、中央制御装置１への３２ビットのデータフォーマ
ットに変換するＳＰバスフォーマット変換部である。２
６はＳＰバスフォーマット変換部２５の変換データをＳ
Ｐババスを介して中央制御装置ｌに送出するＳＰババス
ライバである。

第５図には通話路系の各装置におけるバスＡＩとＡ２、
Ｂ１と８２、またはＣＩと０２のインタフェース部分の
回路構成が示される。第５図において、書込みバスＡＩ
、ＢｌまたはＣ１から入力されたシリアルデータはその
まま次段装置に分岐されると共に、書込みパスレシーバ
１１に入力される。書込みパスレシーバ１１はシリアル
データを受信すると共にこれをシリアル／パラレル変換
して自装置内に取り込む回路である。１２はデータ解析
回路であり、受信した制御データを解析して、その制御
データに含まれる装置識別子が自装置宛てのものである
か否か、およびその制御データが読出し／書込み指令の
何れであるかを判定する。この判定の結果、自装置宛て
の装置識別子を持っていた場合、それが書込み指令であ
った時には書込みレジスタ１３に書込みパルスを出力し
、一方、読出し指令であった時には読出しバスドライバ
１６にゲートイネーブル信号を、またセレクタ１５にそ
の内容に応じた読出し用アドレスデータ選択信号を出力
する。

書込みレジスタ１３はデータ解析回路１２から書込みパ
ルスを受信した場合に、レシーバ１１で受信した制御デ
ータをラッチし、自装置内の各回路にその内容を提示す
る回路である。】４は読出し用レジスタであり、自装置
内の各回路の状態（例えばアラーム状態）の情報を各回
路別に保持する回路であり、その各回路情報をセレクタ
１５に出力する。セレクタ１５はこの読出し用レジスタ
１４からの各回路情報の幾つかをデータ解析回路１２か
らの読出し用アドレスデータ選択信号に応じて選択し出
力する回路である。読出しバスドライバ１６はセレクタ
１５からの出力信号をデータ解析回路１２からのゲート
イネーブル信号に応じて読出しバスＡ２、Ｂ２またはＣ
２に送出する回路である。

以下、この実施例装置の動作が説明される。

中央制御装置ｌから通話路系装置に制御データを送る場
合、中央制御装置ｌはその宛先装置に対応させて、その
宛先装置が接続されているグループ（バス）のネームコ
ードを制御データに付して制御系インタフェース部２に
送る。

制御系インタフェース部２においては、そのネームコー
ドをネームコードデコーダ２１でデコードして、ＡＮＤ
ゲート２３［１］〜２３■のうちからその宛先装置の接
続されているバスへ通じるＡＮＤゲート２３■（ただし
、ｊ＝１．２、または３）を開く。そしてパラレルデー
タであった制御データをデータフォーマット変換部２２
■でシリアルデータに変換し、かつデータフォーマット
の変換を行ってＡＮＤゲート２３■を経て対応する書込
みバスＡＩ、Ｂ１、またはＣＩへ送出する。

この書込みバスＡＩ、ＢｌまたはＣＩに接続された通話
路系装置においては、シリアル制御データを受信すると
、これを書込みバスレシーバ１１でパラレルデータに変
換し、データ解析回路１２でその制御卸データが自装置
宛てか否かを装置識別子により調べ、自装置宛てであっ
た場合には、それが書込み指令であれば、書込み用レジ
スタ１３に書込みパルスを発して受信した制御データを
書き込む。この書込みレジスタ１３に書き込まれた制御
データの内容は自装置内の回路に提示される。

一方、自装置宛てであり、かつ読出し指令であった場合
には、制御データの内容から自装置内のどのデータを読
み出す指令であるかを解析し、その内容に応じてセレク
タ１５に読出し用アドレスデータ選択信号を与え、それ
により読出し用レジスタ１４の各種データのうち読出し
が指令されているデータをセレクタＩ５で選択し、これ
を読出しバスドライバ１６を介して読出しバスＡ２、Ｂ
２またはＣ２に送出する。

制御系インタフェース部２では、この読出しバスＡ２、
Ｂ２またばＣ２から読出しパスレシーバ２４■、２４■
または２４■によりデータを受は取ると、これをＳＰバ
スフォーマット変換部２５でパラレルデータに変換し、
かつデータフォーマットもＳＰババスに変換して、ＳＰ
ババスライバ２６によりＳＰババスを介して中央制御装
置ｌに与える。

この実施例装置においては、通話路系の規模を拡張しよ
うとする場合、それぞれのバスＡＩ、Ａ２、Ｂｌ、Ｂ２
．Ｃ１％Ｃ２に単に芋づる式に新たに増設した装置を接
続し、その接続装置に対応して中央制御装置ｌからの制
御データの装置識別子を増やすだけでよく、制御系イン
タフェース部２の回路の増設や新たな個別のインタフェ
ース路の設置は必要なく、したがって通話路系の規模拡
張に容易に対応できるものである。

本発明の実施にあたっては種々の変形形態が可能である
。例えば上述の実施例では、通話路系各装置をトランク
用メンテナンス情報系、スイッチ部用メンテナンス情報
系、スイッチ部用呼処理情報系の３つに大略的に分類し
たが、勿論これに限られるものではな（、その他の種々
の分類の仕方が可能である。

また実施例では制御系インタフェース部と通話路系各装
置間を結ぶバスをシリアル伝送バスとしたが、もちろん
複数ビットの信号線からなるパラレル伝送バスとしてパ
ラレル伝送により信号を送受するものであってもよい。

また書込みバスと読出しバスを共用化することもできる
。

また実施例装置はＡＴＭ交換機についてのものであった
が、もちろん他の種類の電子交換機に本発明を適用する
ものであってもよい。

［発明の効果］ 以上に説明したように、本発明によれば、制御系装置と
通話路系装置を接続するインタフェース路の小規模化（
ケーブル数の削減）および制御系インタフェース部の構
成の小型化、簡素化を図ることができ、通話路系の規模
を拡張する場合にも、制御系インタフェース部の回路増
設を伴うことなく容易に対応することが可能になり、規
模拡張に対する融通性が大きくなる。

【図面の簡単な説明】

第１図は本発明に係る原理説明図、 第２図は本発明の一実施例としての電子交換機の通話路
系制御バス接続回路を示すブロック図、 第３図は実施例装置における制御系インタフェース部の
下り方向の回路構成を示すブロック図、 第４図は実施例装置における制御系インタフェース部の
上り方向の回路構成を示すブロック図、 第５図は実施例装置における通話路系装置のインタフェ
ース回路構成を示すブロック図、および 第６図は従来の電子交換機の構成を示すブロック図であ
る。 図において、 ｌ・・・中央制御装置 ２・・・制御系インタフェース部 ３［１］〜３■、７［１］〜７［相］・・・トランク４
［１］〜４■・・・マルチプレクサ５・・・スイッチ部 ６［１］〜６■・・・デマルチプレクサ１１・・・書込
みバスレシーバ １２・・・データ解析回路 １３・・・書込み用レジスタ １４・・・読出し用レジスタ １５・・・セレクタ １６・・・読出しバスドライバ ２０・・・ＳＰパスレシーバ ２１・・・ネームコードデコーダ ２２［１］〜２２■・・・データフォーマット変換部 ２３［１］〜２３■・・・ＡＮＤゲート２４［１］〜２
４■・・・読出しパスレシーバ２５−・・ＳＰバスフォ
ーマット変換部２６・・・ＳＰババスライバ 水兇明にイ爪ろ原理説明図 弗 本発明の　災施イ列 第２図 第３図 ４１目卸爪わタフエース＠ＩＸ（上り力向）ｎ槙成ダ１
１第４図 イ戻二　来　イク１１ 第６図

Claims (1)

1. 【特許請求の範囲】 １、通話路系各装置（１００）と制御系装置（１０１）
   間のデータ伝送を性質の異なる複数のグループに分類し
   て、各グループ別に該通話路系装置と該制御系装置のイ
   ンタフェース部（１０２）をつなぐバス（１０３［１］
   〜１０３［ｎ］）を設け、これらのバス（１０３［１］
   〜１０３［ｎ］）を介して通話路系各装置（１００）と
   制御系装置（１０１）間でデータ伝送を行うように構成
   された電子交換機の通話路系制御バス接続回路。 ２、上記グループは、トランクのメンテナンス情報系と
   、スイッチ部のメンテナンス情報系と、スイッチ部の呼
   処理情報系の３つに分けられたものである請求項１記載
   の電子交換機の通話路系制御バス接続回路。 ３、上記グループにおけるバスは、それぞれ書込みバス
   と読出しバスからなる請求項１または２記載の電子交換
   機の通話路系制御バス接続回路。 ４、上記各バスはそれぞれ１ビットのシリアル伝送線か
   らなる請求項１〜３の何れかに記載の電子交換機の通話
   路制御バス接続回路。 ５、上記各バスはそれぞれ複数ビットのパラレル伝送線
   からなる請求項１〜３の何れかに記載の電子交換機の通
   話路系制御バス接続回路。