JPH04123370A - ポインタ信号発生回路 - Google Patents
ポインタ信号発生回路Info
- Publication number
- JPH04123370A JPH04123370A JP24232590A JP24232590A JPH04123370A JP H04123370 A JPH04123370 A JP H04123370A JP 24232590 A JP24232590 A JP 24232590A JP 24232590 A JP24232590 A JP 24232590A JP H04123370 A JPH04123370 A JP H04123370A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pointer
- level
- signal detection
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 42
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル磁気記憶装置に係り、特にそのディ
ジタルデータ再生装置のポインタ信号発生回路に関する
ものである。
ジタルデータ再生装置のポインタ信号発生回路に関する
ものである。
磁気記録再生装置におけるデータ検出装置ではデータの
信頼性を高める為、エラー訂正が用し１られるが、エラ
ー訂正アルゴリズムで訂正できるエラー数以上のエラー
訂正を実現する為には、エラー位置を指示するポインタ
が必要となる。
信頼性を高める為、エラー訂正が用し１られるが、エラ
ー訂正アルゴリズムで訂正できるエラー数以上のエラー
訂正を実現する為には、エラー位置を指示するポインタ
が必要となる。
従来のエラーポインタ信号発生回路には、特開昭６４−
８６３７３号に記載のように、判定しようとする信号の
直後に現われる波形が所定レベルを越えておりかつ同極
性の場合にポインタを発生する論理となっていた。
８６３７３号に記載のように、判定しようとする信号の
直後に現われる波形が所定レベルを越えておりかつ同極
性の場合にポインタを発生する論理となっていた。
ポインタ信号検出の望ましいあり方は、検出したデータ
に誤りがある場合には必ずポインタが発生し、逆にポイ
ンタが発生した時にはデータが誤フている確率が非常に
高いということである。しかるに上記従来技術では、デ
ータ“１”の振幅が所定レベル以上有る場合において直
前に発生したノイズが所定レベルを越えるべきでない部
分で越えてしまった湧出データエラーを指摘する場合に
は有効なポインタを提供できるが、逆に再生アナログ信
号が所定レベルを越えるべき部分で越えなかったことに
起因するデータ検出誤りは指摘しない。そのため、エラ
ー訂正能力が制限されるものとなっていた。
に誤りがある場合には必ずポインタが発生し、逆にポイ
ンタが発生した時にはデータが誤フている確率が非常に
高いということである。しかるに上記従来技術では、デ
ータ“１”の振幅が所定レベル以上有る場合において直
前に発生したノイズが所定レベルを越えるべきでない部
分で越えてしまった湧出データエラーを指摘する場合に
は有効なポインタを提供できるが、逆に再生アナログ信
号が所定レベルを越えるべき部分で越えなかったことに
起因するデータ検出誤りは指摘しない。そのため、エラ
ー訂正能力が制限されるものとなっていた。
本発明の目的は、データ検、！１８誤りの存在を正確に
指摘し、エラー訂正能力を拡大するに好適なエラーポイ
ンタを提供することにある。
指摘し、エラー訂正能力を拡大するに好適なエラーポイ
ンタを提供することにある。
上記目的を達成するために、再生アナログ信号振幅の絶
対値に対応した第１のレベルＡｄと、判定しようとする
正側の振幅値及び（ｄｋ）ランレングスコードにより制
約される次の負側の“１″の振幅レベルの和が第１のレ
ベルＡｄ以上であることを検出する正側検出アルゴリズ
ムと、上記交番する負側アナログの振幅値及び、（ｄｋ
）ランレングスコードにより制約される。次の正側の振
幅レベルの和が既レベル以上であることを検出する負側
信号検出アルゴリズムを持つ信号検出手段による出力と
、第１レベルＡｄより高い第２のレベルＡＰと、上記同
一回路により構成されたポインタ検出手段による出力が
不一致の時に正信号を出力する排他的論理和回路と、正
側信号検出アルゴリズムの検出タイミングでリセット、
負側信号検出アルゴリズムの検出タイミングでセットす
るフリップフロップと、アナログ再生信号のピーク位置
に同期した基準クロック生成手段と、上記フリップフロ
ップの出力が正である時に、連続する“０”の個数が（
ｄｋ）ランレングコードの制約される個数以下であるか
を上記基準クロックで監視する手段を具備することによ
り達成される。
対値に対応した第１のレベルＡｄと、判定しようとする
正側の振幅値及び（ｄｋ）ランレングスコードにより制
約される次の負側の“１″の振幅レベルの和が第１のレ
ベルＡｄ以上であることを検出する正側検出アルゴリズ
ムと、上記交番する負側アナログの振幅値及び、（ｄｋ
）ランレングスコードにより制約される。次の正側の振
幅レベルの和が既レベル以上であることを検出する負側
信号検出アルゴリズムを持つ信号検出手段による出力と
、第１レベルＡｄより高い第２のレベルＡＰと、上記同
一回路により構成されたポインタ検出手段による出力が
不一致の時に正信号を出力する排他的論理和回路と、正
側信号検出アルゴリズムの検出タイミングでリセット、
負側信号検出アルゴリズムの検出タイミングでセットす
るフリップフロップと、アナログ再生信号のピーク位置
に同期した基準クロック生成手段と、上記フリップフロ
ップの出力が正である時に、連続する“０”の個数が（
ｄｋ）ランレングコードの制約される個数以下であるか
を上記基準クロックで監視する手段を具備することによ
り達成される。
本発明においては、ノイズやドロップアウトにより、再
生アナログ信号が所定レベルを越えるべき信号が越えな
かったことに起因するデータ誤りがあった場合は、基準
クロックでＯ”の連続する期間を監視してポインタを発
生する手段と、上記によりデータを見誤るようなデータ
の振幅の低下にあっては信号検出回路とポインタ検出回
路による出力相互監視によってエラーポインタ信号作成
する為するので、信号検出レベルを越えない信号及び、
検出レベルを越えたが誤る確率が非常に高い信号に対し
ても正確に指示できるのでエラー訂正をアルゴリズムの
能力を拡大することができる。
生アナログ信号が所定レベルを越えるべき信号が越えな
かったことに起因するデータ誤りがあった場合は、基準
クロックでＯ”の連続する期間を監視してポインタを発
生する手段と、上記によりデータを見誤るようなデータ
の振幅の低下にあっては信号検出回路とポインタ検出回
路による出力相互監視によってエラーポインタ信号作成
する為するので、信号検出レベルを越えない信号及び、
検出レベルを越えたが誤る確率が非常に高い信号に対し
ても正確に指示できるのでエラー訂正をアルゴリズムの
能力を拡大することができる。
以下、本発明を（０，３）ランレングスコードに適用し
た一実施例を用いて説明する。第１図は本発明を適用し
たデータ検出及び、ポインタ検出装置のブロック図であ
る。第２図はそのタイムチャートを示す、第１図におい
て再生アナログ信号は、Ａ−Ｄ変換器１により再生アナ
ログ信号のピーク位置に同期化された基準クロック信号
第２図（ｂ）により標本化された量子化ディジタル信号
を生成し、それを縦接続されたシフトレジスタ２〜５に
基準クロックタイミングで送られる。シフトレジスタ５
の出力Ｖ（ｎ）は、データ判定用和差回路６及びポイン
タ判定用和差回路７に送られる。データ及び、ポインタ
判定用和差回路６，７は再生アナログ信号の交番性に従
って、正側の信号を判定しようとする時は、所定レベル
Ａｄ、Ａｐと判定しようとする時刻の量子化値Ｖ（ｎ＞
を入力としてＶ （ｎ） −ＡｄとＶ（ｎ＞ −Ａｐを
負側の信号を判定しようとする時は、Ｖ（ｎ＞＋Ａｄと
Ｖ（ｎ）＋Ａｐを生成し、データとすべき正のスライス
レベルＶ （ｎ）−Ａｄ及び、負のスライスレベルＶ（
ｎ＋＋Ａｄは、フンパレ−タ７〜１０の＋側に送られる
。ポインタとすべき正のスライスレベルＶ（ｎ＋−Ａｐ
及び、負のスライスレベルＶ（ｎ＋＋Ａｐは、コンパレ
ータ１４〜１７に送られる。コンパレータ７は、Ｖ （
ｎ） −ＡｄとＶ（ｎ＋１）を比較し Ｖ （ｎ）−Ａ≧Ｖ（ｎ＋、＋ （
１）の条件を満足すれば、ＯＲ回路３０を介してｙＤが
Ｈレベルに変化する。コンパレータ１５〜１３及び、正
側信号検出論理１０３により下記条件を満たした時にＯ
Ｒ回路３０の出力ＶＤ−ｐはＨレベルを出力し、満たさ
れない場合は、ＯＲ回路の出力はＬレベルである。
た一実施例を用いて説明する。第１図は本発明を適用し
たデータ検出及び、ポインタ検出装置のブロック図であ
る。第２図はそのタイムチャートを示す、第１図におい
て再生アナログ信号は、Ａ−Ｄ変換器１により再生アナ
ログ信号のピーク位置に同期化された基準クロック信号
第２図（ｂ）により標本化された量子化ディジタル信号
を生成し、それを縦接続されたシフトレジスタ２〜５に
基準クロックタイミングで送られる。シフトレジスタ５
の出力Ｖ（ｎ）は、データ判定用和差回路６及びポイン
タ判定用和差回路７に送られる。データ及び、ポインタ
判定用和差回路６，７は再生アナログ信号の交番性に従
って、正側の信号を判定しようとする時は、所定レベル
Ａｄ、Ａｐと判定しようとする時刻の量子化値Ｖ（ｎ＞
を入力としてＶ （ｎ） −ＡｄとＶ（ｎ＞ −Ａｐを
負側の信号を判定しようとする時は、Ｖ（ｎ＞＋Ａｄと
Ｖ（ｎ）＋Ａｐを生成し、データとすべき正のスライス
レベルＶ （ｎ）−Ａｄ及び、負のスライスレベルＶ（
ｎ＋＋Ａｄは、フンパレ−タ７〜１０の＋側に送られる
。ポインタとすべき正のスライスレベルＶ（ｎ＋−Ａｐ
及び、負のスライスレベルＶ（ｎ＋＋Ａｐは、コンパレ
ータ１４〜１７に送られる。コンパレータ７は、Ｖ （
ｎ） −ＡｄとＶ（ｎ＋１）を比較し Ｖ （ｎ）−Ａ≧Ｖ（ｎ＋、＋ （
１）の条件を満足すれば、ＯＲ回路３０を介してｙＤが
Ｈレベルに変化する。コンパレータ１５〜１３及び、正
側信号検出論理１０３により下記条件を満たした時にＯ
Ｒ回路３０の出力ＶＤ−ｐはＨレベルを出力し、満たさ
れない場合は、ＯＲ回路の出力はＬレベルである。
パターン 正側パルス検出アルゴリズム１１Ｖ（ｎ
＋Ａｄ≧Ｖ（ｎ＋ｘ＋ １０１ Ｖ＋ｎ＋＞Ｖ＋ｎ＋、）ａｎｄＶ（ｎ＋−Ａ
ｄ≧ｖ（ｎ＋２）１００１ Ｖ（ｎ＋＞Ｖ（ｎ＋１）
ａｎｄＶ（ｎ＋＞Ｖｔｎ＋、）ａｎｄＶ（ｎ＋−Ａ≧Ｖ
（ｎ＋３１ １０００１ ＶＣｎ）＞Ｖ＋ｎ＋ｘ）ａｎｄＶｔｎ
＋＞Ｖ（ｎ＋ｚ＞ａｎｄＶ＜ｎ）＞Ｖ＜ｎ＋、＞ａｎｄ
Ｖ（ｎ）−Ａｄ≧Ｖ（＋１４４）負側の信号検出は、コ
ンパレータ７〜１３及び、負側信号検出論理１０３によ
り下記条件を満たした時にＯＲ回路３１の出力ｙゎ−２
はＨレベルを出力し満たされない場合はＯＲ回路３１出
力はＬレベルとなる パターン 負側パルス検出アルゴリズム１１ Ｖ
（＋１） ＋ Ａ≦Ｖ（ｎ＋ｚ）１０１ Ｖｔｎ
＞＜Ｖ（ｎ＋、＋ａｎｄＶ（ｎ＋＋Ａ≦Ｖ（ｎ４−、）
１００１ Ｖ（ｎ）＜Ｖ（ｎ＋１）ａｎｄＶ（ｒＩ）
＜Ｖ＋ｎ＋ｚ）ａｎｄｖ（ｎ）＋ Ａ ≦Ｖ （ｎ ＋
３１１０００１ Ｖ（ｎ＋＜Ｖ（ｎ＋１＞ａｎｄＶ
（ｎ＋＜Ｖ＋ｎ＋、）ａｎｄＶ（ｎ＋＜Ｖ（ｎ＋、）ａ
ｎｄＶ＋Ａｄ≦Ｖ（ｎ＋＊＋このＯＲ回路３０．３１の
出力３’ Ｄ−Ｐ ｔ ｙＤ−Ｎはフリップフロップ回
路３５に送られ、）’Ｄ−Ｐの出力でリセットされ３’
Ｄ−ゆでセットされるＲ−５型のフリップフロップであ
る。そして、復調されたＮＲＺＩ信号はこのフリップフ
ロップ３５の出力（ｅ）が得られる。フリップフロップ
３６は、ＮＲＺＩ ＤＡＴＡ ｅ Ｈレベルの期
間を基準クロック（ｂ）でカウントしくｄｋ）ランレン
グスで制約される０”の期間を監視する。すなわち、（
０，３）ランレングスコードでは“Ｏ”の連続は最大３
個であるから、４個以上連続した場合は、フリップフロ
ップ３６出力でセットされＯＲ回路３１の出力でリセッ
トされるＲ−８型のフリップフロップである。そして、
出力されたＨレベルの期間がポインタ信号（ｆ）として
ＯＲ回路４２に送られる。正側信号のポインタ検出論理
１０４は、第２図において、ＡｐがＡｄより高い電圧、
負側信号のポインタ検出論理１０５はＡＰがＡｄより低
い電圧を示す以外は正負信号検出論理１０２．１０３と
同り信号検出アルゴリズムで構成である。４０は正側信
号検出論理の出力）’ｚ＋−ｐと正側信号のポインタ検
出論理の出力Ｖ Ｐ−Ｆの排他的論理和を、４１は負側
信号検出論理の出力ｙゎ−８と負側信号のポインタ検出
論理の出力）’ Ｐ−３＋の排他的論理和回路、４２は
Ｓ−Ｒ型フリップフロップ３７゜３９の出力（ｆ）と排
他的論理和４０．４１の出力（ｈ）の論理和をとるオア
回路でこの出力がエラーポインタ信号となる０次に第１
図に示す実施例の動作を第２図のタイムチャートを参照
して説明する。
＋Ａｄ≧Ｖ（ｎ＋ｘ＋ １０１ Ｖ＋ｎ＋＞Ｖ＋ｎ＋、）ａｎｄＶ（ｎ＋−Ａ
ｄ≧ｖ（ｎ＋２）１００１ Ｖ（ｎ＋＞Ｖ（ｎ＋１）
ａｎｄＶ（ｎ＋＞Ｖｔｎ＋、）ａｎｄＶ（ｎ＋−Ａ≧Ｖ
（ｎ＋３１ １０００１ ＶＣｎ）＞Ｖ＋ｎ＋ｘ）ａｎｄＶｔｎ
＋＞Ｖ（ｎ＋ｚ＞ａｎｄＶ＜ｎ）＞Ｖ＜ｎ＋、＞ａｎｄ
Ｖ（ｎ）−Ａｄ≧Ｖ（＋１４４）負側の信号検出は、コ
ンパレータ７〜１３及び、負側信号検出論理１０３によ
り下記条件を満たした時にＯＲ回路３１の出力ｙゎ−２
はＨレベルを出力し満たされない場合はＯＲ回路３１出
力はＬレベルとなる パターン 負側パルス検出アルゴリズム１１ Ｖ
（＋１） ＋ Ａ≦Ｖ（ｎ＋ｚ）１０１ Ｖｔｎ
＞＜Ｖ（ｎ＋、＋ａｎｄＶ（ｎ＋＋Ａ≦Ｖ（ｎ４−、）
１００１ Ｖ（ｎ）＜Ｖ（ｎ＋１）ａｎｄＶ（ｒＩ）
＜Ｖ＋ｎ＋ｚ）ａｎｄｖ（ｎ）＋ Ａ ≦Ｖ （ｎ ＋
３１１０００１ Ｖ（ｎ＋＜Ｖ（ｎ＋１＞ａｎｄＶ
（ｎ＋＜Ｖ＋ｎ＋、）ａｎｄＶ（ｎ＋＜Ｖ（ｎ＋、）ａ
ｎｄＶ＋Ａｄ≦Ｖ（ｎ＋＊＋このＯＲ回路３０．３１の
出力３’ Ｄ−Ｐ ｔ ｙＤ−Ｎはフリップフロップ回
路３５に送られ、）’Ｄ−Ｐの出力でリセットされ３’
Ｄ−ゆでセットされるＲ−５型のフリップフロップであ
る。そして、復調されたＮＲＺＩ信号はこのフリップフ
ロップ３５の出力（ｅ）が得られる。フリップフロップ
３６は、ＮＲＺＩ ＤＡＴＡ ｅ Ｈレベルの期
間を基準クロック（ｂ）でカウントしくｄｋ）ランレン
グスで制約される０”の期間を監視する。すなわち、（
０，３）ランレングスコードでは“Ｏ”の連続は最大３
個であるから、４個以上連続した場合は、フリップフロ
ップ３６出力でセットされＯＲ回路３１の出力でリセッ
トされるＲ−８型のフリップフロップである。そして、
出力されたＨレベルの期間がポインタ信号（ｆ）として
ＯＲ回路４２に送られる。正側信号のポインタ検出論理
１０４は、第２図において、ＡｐがＡｄより高い電圧、
負側信号のポインタ検出論理１０５はＡＰがＡｄより低
い電圧を示す以外は正負信号検出論理１０２．１０３と
同り信号検出アルゴリズムで構成である。４０は正側信
号検出論理の出力）’ｚ＋−ｐと正側信号のポインタ検
出論理の出力Ｖ Ｐ−Ｆの排他的論理和を、４１は負側
信号検出論理の出力ｙゎ−８と負側信号のポインタ検出
論理の出力）’ Ｐ−３＋の排他的論理和回路、４２は
Ｓ−Ｒ型フリップフロップ３７゜３９の出力（ｆ）と排
他的論理和４０．４１の出力（ｈ）の論理和をとるオア
回路でこの出力がエラーポインタ信号となる０次に第１
図に示す実施例の動作を第２図のタイムチャートを参照
して説明する。
アナログ再生信号（ａ）はＡ／Ｄ変換１及びシフトレジ
スタ２〜５により基準クロックで量子化された時間軸信
号Ｖ（ｎ＋、Ｖ（ｎ＋、）ｙ Ｖ＋ｎ＋ａ＞ｅ Ｖａｎ
＋、）出力信号が作られる。そして、負側信号検出論理
１０３は、判定しようとするＶ（ｎ）がら判定レベ）Ｌ
ｉ Ａ ｄ ｔｒ 加えたスライスレベルＶ（ｎ＞＋Ａ
ｄとＶ（ｎ＋、）の量子化値を比較及び、Ｖ（ｎ）＜Ｖ
（ｎ＋ｘ＞ａｎｄＶｒｎ）＜Ｖｒｎ＋、）ａｎｄＶｒｎ
）＜Ｖｒｎ＋、＞の条件を取って信号（ｄ）を作る。正
側信号検出論理は、１ｏ２は判定しようとするＶ（ｎ＋
、）がら判定レベルＡｄを弓１いたスライスレベルＶ
（ｎ ＋ ｔ ＞−Ａ ｄとＶ＋ｎ＋、）の量子化値を
比較して信号（ｃ）をつくる。フリップフロップ３５は
、信号（ｃ）でリセット、信号（ｄ）でセットされる。
スタ２〜５により基準クロックで量子化された時間軸信
号Ｖ（ｎ＋、Ｖ（ｎ＋、）ｙ Ｖ＋ｎ＋ａ＞ｅ Ｖａｎ
＋、）出力信号が作られる。そして、負側信号検出論理
１０３は、判定しようとするＶ（ｎ）がら判定レベ）Ｌ
ｉ Ａ ｄ ｔｒ 加えたスライスレベルＶ（ｎ＞＋Ａ
ｄとＶ（ｎ＋、）の量子化値を比較及び、Ｖ（ｎ）＜Ｖ
（ｎ＋ｘ＞ａｎｄＶｒｎ）＜Ｖｒｎ＋、）ａｎｄＶｒｎ
）＜Ｖｒｎ＋、＞の条件を取って信号（ｄ）を作る。正
側信号検出論理は、１ｏ２は判定しようとするＶ（ｎ＋
、）がら判定レベルＡｄを弓１いたスライスレベルＶ
（ｎ ＋ ｔ ＞−Ａ ｄとＶ＋ｎ＋、）の量子化値を
比較して信号（ｃ）をつくる。フリップフロップ３５は
、信号（ｃ）でリセット、信号（ｄ）でセットされる。
第２図に示すノイズに相当する振幅低下Ｖ（ｎ）とＶ（
ｎ＋＊）では正しくデータが検出されるが、負側信号の
ポインタ検出回路はＶ（ｎ）＋Ａｐ≦（ｎ＋４）の条件
を満たさないため出力信号（ｉ）は（ｄ）と異なるため
排他的論理４゜はＰＮＴＲ２を作成し、ポインタ信号と
なる。
ｎ＋＊）では正しくデータが検出されるが、負側信号の
ポインタ検出回路はＶ（ｎ）＋Ａｐ≦（ｎ＋４）の条件
を満たさないため出力信号（ｉ）は（ｄ）と異なるため
排他的論理４゜はＰＮＴＲ２を作成し、ポインタ信号と
なる。
以上説明したように１本発明によれば、ドロンプアウト
やノイズによりデータを設けるようなデータ振幅低下に
対しては、信号検出手段とポインタ信号検出手段による
出力の相互関係監視によるポインタ発生手段と、強力な
ドロップアウトにより、弁別誤りを起こした信号に対し
ては（ｄｋ）ランレンゲコードにより制約される以上に
“０”が連続したことを指示するポインタを発生できる
ので、エラー訂正アルゴリズムの訂正能力を拡大できる
。
やノイズによりデータを設けるようなデータ振幅低下に
対しては、信号検出手段とポインタ信号検出手段による
出力の相互関係監視によるポインタ発生手段と、強力な
ドロップアウトにより、弁別誤りを起こした信号に対し
ては（ｄｋ）ランレンゲコードにより制約される以上に
“０”が連続したことを指示するポインタを発生できる
ので、エラー訂正アルゴリズムの訂正能力を拡大できる
。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作説明に供すタイムチャートである。 １・・・Ａ／Ｄ変換器、 ２〜５・・・シフトレジ
スタ、７〜１７・・・コンパレータ、１８〜２９・・・
アンド回路、３０〜３３・・・ＯＲ回路、 ３５〜３９・・・フリップフロップ、 ４０〜４１・・・Ｅオア回路、 ４２・・・オア回路。 纂 ！ 図
第１図の動作説明に供すタイムチャートである。 １・・・Ａ／Ｄ変換器、 ２〜５・・・シフトレジ
スタ、７〜１７・・・コンパレータ、１８〜２９・・・
アンド回路、３０〜３３・・・ＯＲ回路、 ３５〜３９・・・フリップフロップ、 ４０〜４１・・・Ｅオア回路、 ４２・・・オア回路。 纂 ！ 図
Claims (1)
- １、磁気記録媒体に記録されたデータを読み取る磁気再
生装置において、再生アナログ信号を（ｄｋ）ランレン
グスコードに基づき判定しようとする正側再生アナログ
振幅と、後ろの２以上のビットシーケンスの負側再生ア
ナログ振幅の和が第１レベル以上であることを検出する
ｎ個のコンパレータより構成される正側信号検出アルゴ
リズムと、前記交番する負側再生アナログ振幅と、後ろ
の２以上のビットシーケンスの正側再生アナログ振幅の
和が既レベル以上であることを検出するｎ個のコンパレ
ータにより構成される、負側信号検出アルゴリズムより
構成される信号検出手段と、上記と同一回路により構成
され、上記正負アナログ側振幅値が第２レベル以上であ
ることを監視する手段による出力の相互関係を監視し信
号検出の良否を指示する第１のポインタ生成手段と、正
側信号検出アルゴリズムの出力を取り込むタイミングで
リセット、負側信号検出アルゴリズムの検出タイミング
でセットされるフリップ、フロップと、フリップ、フロ
ップの出力パルス幅を基準クロックで時間監視して（ｄ
ｋ）ランレングスコードで制約される以上に“０”が連
続した場合に第２ポインタを発生する論理手段を具備し
たことを特徴とするポインタ信号発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24232590A JPH04123370A (ja) | 1990-09-14 | 1990-09-14 | ポインタ信号発生回路 |
| US07/646,670 US5231544A (en) | 1990-01-29 | 1991-01-28 | Method and apparatus for signal detection in a magnetic recording and reproducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24232590A JPH04123370A (ja) | 1990-09-14 | 1990-09-14 | ポインタ信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04123370A true JPH04123370A (ja) | 1992-04-23 |
Family
ID=17087528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24232590A Pending JPH04123370A (ja) | 1990-01-29 | 1990-09-14 | ポインタ信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04123370A (ja) |
-
1990
- 1990-09-14 JP JP24232590A patent/JPH04123370A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6895348B2 (en) | Information playback apparatus with an unusual waveform circuit | |
| US4626933A (en) | Method and apparatus for qualifying data | |
| JP3599383B2 (ja) | 磁気記録再生装置及びデータエラーレート測定方法 | |
| EP0739009A2 (en) | PPM decoder utilizing drop-out location information | |
| US5231544A (en) | Method and apparatus for signal detection in a magnetic recording and reproducing apparatus | |
| KR100217146B1 (ko) | 자기매체 데이타 기억시스템에서의 펄스검출을 위한 적합화 방법 및 장치 | |
| US7257066B2 (en) | Data defect detection using soft decision result | |
| JPH0158579B2 (ja) | ||
| US3821716A (en) | Method and apparatus for recovering data in an nrzi recording system | |
| US5057946A (en) | Magnetic disk drive apparatus | |
| JPH04123370A (ja) | ポインタ信号発生回路 | |
| KR100229242B1 (ko) | 데이터재생장치 | |
| EP0344669B1 (en) | Digital data reproducing circuit for a magnetic recording apparatus | |
| US5812560A (en) | Magnetic disk certifier | |
| EP0100961A1 (en) | Demodulation with error detecting capability | |
| JP3661595B2 (ja) | 計測装置の異常検出装置及び異常検出方法 | |
| JP2912402B2 (ja) | 磁気記録再生装置における信号検出回路 | |
| JPH01128207A (ja) | 磁気記録再生装置のエラーポインタ発生回路 | |
| JPH06231547A (ja) | ディジタル信号再生装置 | |
| JPH0736206B2 (ja) | ディジタルデータ再生回路 | |
| JP3277380B2 (ja) | 磁気ディスク装置のアドレスパターン | |
| US6256159B1 (en) | Method and circuit for dibit detection | |
| JPH05114252A (ja) | 磁気デイスク装置 | |
| JPH0779360B2 (ja) | 誤り検出装置 | |
| KR100339347B1 (ko) | 디브이씨알(dvcr)의데이타복원장치 |