JPH04116930A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH04116930A
JPH04116930A JP23777390A JP23777390A JPH04116930A JP H04116930 A JPH04116930 A JP H04116930A JP 23777390 A JP23777390 A JP 23777390A JP 23777390 A JP23777390 A JP 23777390A JP H04116930 A JPH04116930 A JP H04116930A
Authority
JP
Japan
Prior art keywords
wiring
wiring material
film
contact hole
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23777390A
Other languages
Japanese (ja)
Inventor
Shinji Sugaya
慎二 菅谷
Takashi Saiki
斎木 孝志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23777390A priority Critical patent/JPH04116930A/en
Publication of JPH04116930A publication Critical patent/JPH04116930A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve step coverage on a contact hole by sputtering the inert gas ions to the wiring material overlaid on a semiconductor substrate so as to flatten the surface of the wiring material. CONSTITUTION:Inert gas ions are sputtered to the wiring material on a semiconductor substrate 1, and under the sputtering condition that the separation and the adhesion are balanced, the atoms or the molecules of the wiring material are shifted to the surface or its vicinity so as to bury the corner at the angle of the irregularity to modify it into smooth wiring, whereby the surface of the material 10 becomes flat, for example, the coverage of the sidewall of a contact hole also is elevated, and minute wiring high in reliability can be made.

Description

【発明の詳細な説明】 〔概 要〕 配線の形成方法に関し、 コンタクトホールなどの凹凸部分での被覆性を改善する
ことを目的とし、 半導体基板上に被着した配線材料に対して不活性ガスイ
オンをスパッタし、該不活性ガスイオンによって配線材
料の原子または分子を近傍に移動させて、前記配線材料
に形成されている凹凸部分の凸部を低くし凹部を埋めて
平坦化するようにしたことを特徴とする。
[Detailed Description of the Invention] [Summary] Regarding a wiring formation method, the purpose of improving the coverage of uneven parts such as contact holes is to apply an inert gas to the wiring material deposited on the semiconductor substrate. Ions are sputtered, and the atoms or molecules of the wiring material are moved nearby by the inert gas ions, thereby lowering the convex portions of the uneven portions formed in the wiring material, filling the concave portions, and flattening the wiring material. It is characterized by

前記配線材料はアルミニウム膜またはその合金膜、また
はバリヤメタル膜からなることを特徴とし、前記凹凸部
分はコンタクトホール部分であることを特徴とする。
The wiring material is characterized by being made of an aluminum film, an alloy film thereof, or a barrier metal film, and the uneven portion is a contact hole portion.

〔産業上の利用分野〕[Industrial application field]

本発明は半導体装置の製造方法にかがり、特に配線の形
成方法に関する。
The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming wiring.

近年、IC,LSIなどの半導体デバイスは高集積化、
微細化の進行につれて、配線の信頼性にかかわる問題が
増大しており、本発明は微細な配線を高信顧化するため
の提案に関している。
In recent years, semiconductor devices such as ICs and LSIs have become highly integrated,
As miniaturization progresses, problems related to the reliability of wiring are increasing, and the present invention relates to a proposal for increasing the reliability of fine wiring.

〔従来の技術と発明が解決しようとする課題〕半導体デ
バイスが微細化されて、内部の配線パターンが微細に形
成されても絶縁耐圧を維持するために眉間絶縁膜の厚さ
は変化していない。従って、例えば、微小な断面をもっ
た深いコンタクトホールに配線材料を埋め込む等、凹凸
部分や段差部分での加工性が低下して、その被覆性が劣
化しつつあるのが現状である。
[Prior art and the problem to be solved by the invention] Even when semiconductor devices are miniaturized and internal wiring patterns are formed finely, the thickness of the glabella insulating film remains unchanged in order to maintain dielectric strength voltage. . Therefore, the current situation is that, for example, when a wiring material is buried in a deep contact hole with a minute cross section, the workability of uneven portions or stepped portions is reduced, and the coverage thereof is deteriorating.

第5図(al〜(C1はその従来の問題点を示す図であ
るが、図中の記号は共通して、lは半導体基板。
FIG. 5 (al~(C1 is a diagram showing the problems of the conventional method, but the symbols in the figures are common, and l is a semiconductor substrate.

2は多結晶シリコン膜からなる下層配線、3はアルミニ
ウム膜からなる膜厚の清い上層配線、4は絶縁膜、5は
アルミニウム膜からなる膜厚の厚い上層配線、Cはコン
タクトホール、Nは凹部テある。
2 is a lower wiring made of a polycrystalline silicon film, 3 is a thin upper wiring made of an aluminum film, 4 is an insulating film, 5 is a thick upper wiring made of an aluminum film, C is a contact hole, and N is a recess. There is.

第5図(alは薄い上層配線3を形成した例で、コンタ
クトホールCで段切れが生している図である。
FIG. 5 (Al is an example in which a thin upper layer wiring 3 is formed, and a break occurs at a contact hole C.

これを改善するために、やや厚い上層配線を形成して段
切れ(矢印で示す)をなくして接続させることができて
も、動作中に段差部分で電流密度が増加して、エレクト
ロマイグレーシラン不良を発生する恐れがある。そのた
め、段差部分で出来るだけ膜厚を厚くすることが大切に
なる。
In order to improve this problem, even if it is possible to form a slightly thicker upper layer wiring to eliminate the step break (indicated by the arrow) and connect it, the current density increases at the step part during operation, causing electromigration silane failure. may occur. Therefore, it is important to make the film thickness as thick as possible at the stepped portions.

第5図(blは厚い上層配線5を形成した例で、段差部
分で出来るだけ膜厚を厚くするために、図のように厚い
配線を形成して被覆性を改善している。
FIG. 5 (bl) is an example in which a thick upper layer wiring 5 is formed. In order to make the film thickness as thick as possible at the stepped portion, the thick wiring is formed as shown in the figure to improve coverage.

しかし、一方、その場合にはコンタクトホールCの底部
隅で亀裂(矢印で示す)が生じる。この亀裂を解消させ
るために、高温スパッタすると被覆性が劣化して、前記
の薄い配線と同様に段差部分で薄く被着し、電流密度が
増加してエレクトロンマイグレーション不良が発生する
。且つ、膜厚の厚い配線は益々段差を助長する悪弊があ
り、余り好ましい配線とはいえない。
However, in that case, a crack (indicated by an arrow) occurs at the bottom corner of the contact hole C. In order to eliminate these cracks, high-temperature sputtering deteriorates the coating properties, causing a thin layer to be deposited on the stepped portions as in the case of the thin wiring described above, increasing the current density and causing electron migration failure. In addition, thick interconnections have the disadvantage of further promoting step differences, and are therefore not very desirable interconnections.

更に、厚い配線を形成すると断線のみならず、短絡(シ
ョート)も生じる。第5図(C1はそれを説明する斜視
図であり、配線のパターイニングによって並列した2つ
の上層配線5に挟まれた部分の凹部N(矢印で示す)で
短絡が起こる。その理由は凹部Nに配線材料が埋没され
ていると、その配線をパターイニングするためのエツチ
ング除去でレジストと配線材料との混合した残渣(ポリ
マー)が生成され、これが凹部Nの入口部分を塞いで底
部に埋没されている配線材料がエツチング除去されなく
なるためである。
Furthermore, when thick wiring is formed, not only disconnections but also short circuits occur. FIG. 5 (C1 is a perspective view illustrating this, and a short circuit occurs in a recess N (indicated by an arrow) in a portion sandwiched between two parallel upper layer wirings 5 due to wiring patterning.The reason for this is that the recess N If the wiring material is buried in the recess N, a mixed residue (polymer) of the resist and the wiring material is generated during etching removal for patterning the wiring, which blocks the entrance of the recess N and is buried in the bottom. This is because the wiring material contained in the wafer cannot be removed by etching.

このように、配線が微細化するほど、その信頼性を低下
させる色々の問題が発生して、例えば、段差部分では高
温スパッタによって寧ろ被覆性が低下するなどの欠点が
できる。
As described above, as the wiring becomes finer, various problems arise that reduce its reliability, and for example, defects such as poor coverage due to high-temperature sputtering occur at stepped portions.

本発明はこのような問題点を解消させて、コンタクトホ
ールなどの凹凸部分での被覆性を改善することを目的と
した配線の形成方法を提案するものである。
The present invention solves these problems and proposes a method for forming interconnects with the aim of improving coverage of uneven parts such as contact holes.

〔課題を解決するための手段〕[Means to solve the problem]

その課題は、第1図に示す原理図のように、半導体基板
l上に被着させた配線材料10 (例えば、アルミニウ
ム膜やバリヤメタル膜)に対して不活性ガスイオン■を
スパツクし、該不活性ガスイオンによって配線材料の原
子または分子を側方に移動させて、前記配線材料に形成
されている凹凸部分(例えば、コンタクトホール部分)
の凸部を低くし凹部を埋めて平坦化するようにした製造
方法によって解決される。
The problem is, as shown in the principle diagram shown in FIG. An uneven portion (for example, a contact hole portion) formed in the wiring material by moving atoms or molecules of the wiring material laterally using active gas ions.
This problem can be solved by a manufacturing method that lowers the convex portion and fills in the concave portion to flatten the surface.

〔作 用〕[For production]

即ち、本発明は不活性ガスイオンIをスパツクし、離脱
と付着とが平衡状態になるスパッタ条件によって配線材
料の原子または分子をその表面近傍に移動させて、凹凸
部分の角を取り隅を埋めてなだらかな配線に修正する。
That is, in the present invention, the atoms or molecules of the wiring material are moved to the vicinity of the surface by sputtering inert gas ions I and the sputtering conditions are such that desorption and adhesion are in an equilibrium state, thereby rounding the corners of the uneven parts and filling the corners. Correct the wiring so that it is gentle.

そうすれば、凹凸部分もなだらかな配線に形成され、例
えば、コンタクトホールの側壁も被覆性が改善されて信
頼性の高い微細配線が形成される。
In this way, uneven portions can be formed into smooth wiring, and, for example, the coverage of the side walls of contact holes can be improved, resulting in the formation of highly reliable fine wiring.

〔実 施 例〕〔Example〕

以下に図面を参照して実施例によって詳細に説明する。 Examples will be described in detail below with reference to the drawings.

第2図(a)、 (b)は本発明にかかる形成方法(1
)の工程順断面図を示しており、まず、第2図(a)に
示すように、半導体基板1面の多結晶シリコン膜からな
る下層配線2(膜厚1μm)上に絶縁膜4(膜厚1μm
)を被覆し、その絶縁膜4にコンタクトホールCを形成
した後、その上に薄いアルミニウム膜13(膜厚1μm
以下)をスパッタ法で被着する。スパッタ法はターゲン
トのアルミニウムをアルゴン(Ar)イオンで叩いて対
向する半導体基板に被着させる方法で、一方、半導体基
板1は400〜500°C程度に加熱する。
FIGS. 2(a) and 2(b) show the forming method (1) according to the present invention.
), first, as shown in FIG. 2(a), an insulating film 4 (film Thickness 1μm
), and after forming a contact hole C in the insulating film 4, a thin aluminum film 13 (film thickness 1 μm
(below) is deposited by sputtering. The sputtering method is a method in which target aluminum is bombarded with argon (Ar) ions and deposited on the opposing semiconductor substrate, while the semiconductor substrate 1 is heated to about 400 to 500°C.

次いで、第2図(b)に示すように、アルミニウム膜の
被着した半導体基板を上面からArイオン(不活性ガス
イオン)によってアルミニウム膜13を照射すると、ア
ルミニウム原子が近くに移動して凸部のアルミニウムが
凹部を埋め、次第に凹凸が減少して配線形状が修正され
る。従って、コンタクトホールCの側壁にもアルミニウ
ムが被着し、従来はアルミニウム膜の断切れになってい
た側壁部分で接続してなだらかな配線形状に修正される
Next, as shown in FIG. 2(b), when the aluminum film 13 is irradiated with Ar ions (inert gas ions) from above the semiconductor substrate on which the aluminum film is adhered, the aluminum atoms move nearby and form the convex portion. The aluminum fills the recesses, gradually reducing the unevenness and correcting the wiring shape. Therefore, aluminum is also deposited on the side wall of the contact hole C, and the wiring shape is modified to be smooth by connecting at the side wall portion where the aluminum film was previously broken.

なお、この原子を移動させるスパッタ工程では半導体基
板を常温に保持し、且つ、アルミニウム原子の離脱と付
着との平衡性を保つために最適値のエネルギーでスパッ
タする。その最適値はスバ。
In the sputtering process for moving the atoms, the semiconductor substrate is kept at room temperature, and sputtering is performed at an optimum energy level in order to maintain a balance between detachment and attachment of aluminum atoms. Its optimum value is Suba.

夕条件としてのイオン濃度、基板バイアス条件などを変
化させて得る。
This can be obtained by changing the ion concentration, substrate bias conditions, etc. as the evening conditions.

このようにしてスパッタした後、リソグラフィ技術を適
用してアルミニウム膜を上層配線13にパターンニング
する。また、場合によっては、逆に第2図(blで説明
したスパッタ法を実施する前にパターンニングしても構
わない。
After sputtering in this manner, the aluminum film is patterned into upper layer wiring 13 by applying lithography technology. In some cases, patterning may be performed before performing the sputtering method described in FIG. 2 (bl).

次に、第3図(al、 (b)は本発明にかかる形成方
法(n)の工程順断面図を示しており、本例は段差が太
き(なっても支障がない場合の厚い上層配線を形成する
例である。
Next, FIGS. 3(al) and 3(b) show step-by-step cross-sectional views of the forming method (n) according to the present invention. This is an example of forming wiring.

第3図(a)に示すように、半導体基板1面の多結晶シ
リコン膜からなる下層配線2上に絶縁膜4を被覆し、そ
の絶縁膜4にコンタクトホールCを形成し、その上に厚
いアルミニウム膜15(膜厚1μm以上)をスパッタ法
で被着する。スパッタ法は上記例とほぼ同様におこなっ
て、半導体基板の加熱は上記実施例よりも低い温度(約
300℃)にし、厚く被着させると図のように形成され
る。
As shown in FIG. 3(a), an insulating film 4 is coated on the lower wiring 2 made of a polycrystalline silicon film on one side of the semiconductor substrate, a contact hole C is formed in the insulating film 4, and a thick layer is formed on the insulating film 4. An aluminum film 15 (film thickness of 1 μm or more) is deposited by sputtering. The sputtering method is carried out in substantially the same manner as in the above example, and the semiconductor substrate is heated at a lower temperature (approximately 300° C.) than in the above example, and the semiconductor substrate is deposited thickly as shown in the figure.

次いで、第3図(blに示すように、半導体基板上に被
着したアルミニウム膜15を上面からArイオンで照射
すると、アルミニウム原子が近傍に移動して凸部のアル
ミニウム原子が凹部を埋め、次第に凹凸が減少して配線
形状が修正される。その結果、コンタクトホールCの側
壁に厚く被着し、底部が空洞状になっていたコンタクト
ホールもアルミニウム膜が底部に埋まって、コンタクト
ホール表面がなだらかな窪みをもった接続配線が形成さ
れる。
Next, as shown in FIG. 3 (bl), when the aluminum film 15 deposited on the semiconductor substrate is irradiated with Ar ions from above, the aluminum atoms move to the vicinity and the aluminum atoms in the convex parts fill the concave parts, gradually The unevenness is reduced and the wiring shape is corrected.As a result, the aluminum film thickly coats the side wall of contact hole C, and even the bottom of the contact hole, which had a hollow shape, is filled with the aluminum film, making the surface of the contact hole smooth. A connection wiring having a recess is formed.

なお、スパッタ時は半導体基板を常温に保持し、且つ、
アルミニウム原子の離脱と付着との平衡状態が保たれた
スパッタエネルギーによって照射することは上記例と同
様である。
Note that during sputtering, the semiconductor substrate must be kept at room temperature, and
As in the above example, irradiation is performed using sputtering energy that maintains an equilibrium state between detachment and attachment of aluminum atoms.

このようにスバ・ツタした後、リソグラフィ技術を適用
してアルミニウム膜を上層配線15にパターンニングす
るが、このような上層配線15は断線や短絡が少なくな
り、且つ、電流密度も均一化されてエレクトロンマイグ
レーション不良も減少して高信頼化される。
After sputtering and ivy in this way, the aluminum film is patterned into the upper layer wiring 15 by applying lithography technology, but such upper layer wiring 15 has fewer disconnections and short circuits, and has a uniform current density. Electron migration defects are also reduced, resulting in higher reliability.

上記実施例はアルミニウム膜を配線材料の例としている
が、このアルミニウムは半導体デバイスにおいて最も重
用されている配線材料である。また、その合金膜も重用
されており、アルミニウム合金膜は数%のシリコンや銅
を含む配線材料であるが、そのようなアルミニウム合金
膜も同様にして処理できる。且つ、スパッタ条件を換え
れば、多結晶シリコン膜やシリサイド膜にも本発明は通
用できるものである。
In the above embodiments, an aluminum film is used as an example of the wiring material, and aluminum is the most important wiring material in semiconductor devices. In addition, alloy films thereof are also frequently used, and although aluminum alloy films are wiring materials containing several percent of silicon or copper, such aluminum alloy films can also be processed in the same manner. Furthermore, by changing the sputtering conditions, the present invention can also be applied to polycrystalline silicon films and silicide films.

次に、第4図(al、 (b)は本発明にかかる形成方
法(III)の工程順断面図を示しており、本例はバリ
ヤメタル膜に対して適用する実施例である。TiW(チ
タンタングステン) 、 TiN (窒化チタン)など
をシリコン基板7多結晶シリコンとアルミニウム配線な
どとの間に介在させ、両者の反応を抑制して配線の高抵
抗化、断線の防止を図って高信頼化させる構造が公知に
なっているが、その場合、コンタクトホールCにおける
底部隅での被覆性が十分ではなく、そのために従来から
膜厚を必要以上に厚く被着させる方法を採っているが、
これを改善するための例である。
Next, FIGS. 4(al) and 4(b) show step-by-step cross-sectional views of the forming method (III) according to the present invention, and this example is an example applied to a barrier metal film. Tungsten), TiN (titanium nitride), etc. are interposed between the silicon substrate 7 polycrystalline silicon and aluminum wiring, etc., to suppress the reaction between the two, increase the resistance of the wiring, prevent disconnection, and improve reliability. Although the structure is known, in that case, the coverage at the bottom corner of the contact hole C is not sufficient, and for this reason, a conventional method has been adopted in which the film is deposited thicker than necessary.
This is an example to improve this.

まず、第4図!8)に示すように、半導体基板1上に絶
縁膜4を被覆し、その絶縁膜4にコンタクトホールCを
形成し、その上にTiW膜23(膜厚1000〜200
0人)をスパッタ法で被着する。スパッタ法は上記例と
同様であり、且つ、半導体基板は同程度に加熱するが、
TiW膜は高融点であり、被着膜厚も薄いため底部隅に
は十分に被着しない。
First, Figure 4! 8), an insulating film 4 is coated on the semiconductor substrate 1, a contact hole C is formed in the insulating film 4, and a TiW film 23 (film thickness 1000 to 200 mm) is formed on the insulating film 4.
0 person) by sputtering method. The sputtering method is similar to the above example, and the semiconductor substrate is heated to the same extent, but
The TiW film has a high melting point and is thin, so it does not adhere well to the bottom corners.

従って、第4図(b)に示すように、半導体基板上に被
着させたTiW膜23を上面からArイオンによって照
射する。そうすると、TiW分子が近傍に移動してコン
タクトホールCの底部隅を埋め、コンタクトホールCの
底部に均一に被着させることができる。なお、スパッタ
時は半導体基板を常温に保持し、且つ、上記例と同様に
、TiW分子の離脱と付着との平衡状態が保たれるよう
なエネルギーによって照射する。
Therefore, as shown in FIG. 4(b), the TiW film 23 deposited on the semiconductor substrate is irradiated with Ar ions from above. Then, the TiW molecules move to the vicinity and fill the bottom corner of the contact hole C, so that the TiW molecules can be uniformly deposited on the bottom of the contact hole C. Note that during sputtering, the semiconductor substrate is kept at room temperature, and, as in the above example, irradiation is performed with such energy that an equilibrium state between detachment and attachment of TiW molecules is maintained.

このようにして、コンタクトホール底部に均一にTiW
膜を被着させた後、アルミニウム膜などの配線材料を被
着すると、このTiW膜(バリヤメタル膜)を従来より
薄く被着させてもバリヤの役目は十分果たされる。且つ
、そのようにバリヤメタル膜の膜厚を薄くしてアスペク
ト比(It!J厚/断面積の比率)を小さくすれば、配
線の容量が小さくなって動作の高速化に役立つ。
In this way, TiW is uniformly deposited on the bottom of the contact hole.
After depositing the film, if a wiring material such as an aluminum film is deposited, the TiW film (barrier metal film) can sufficiently serve as a barrier even if it is deposited thinner than before. In addition, by reducing the thickness of the barrier metal film in this way and reducing the aspect ratio (ratio of It!J thickness/cross-sectional area), the capacitance of the wiring becomes smaller, which helps speed up the operation.

なお、本発明にかかる配線修正法に用いる不活性ガスイ
オンは上記のArイオンのみならず、窒素ガス(N)イ
オンなどを使用することができ、また、処理装置として
通常のドライエツチング装置を用いることができる。
Note that the inert gas ions used in the wiring repair method according to the present invention are not limited to the above-mentioned Ar ions, but also nitrogen gas (N) ions, etc. can be used, and a normal dry etching device can be used as the processing device. be able to.

〔発明の効果〕〔Effect of the invention〕

以上の実施例による説明から明らかなように、本発明に
かかる処理方法によれば半導体デバイスの断線や短絡を
軽減させて製造歩留を改善し、エレクトロマイグレーシ
ョンを抑制して信顛性を向上させて、且つ、その高性能
化にも寄与する顕著な効果のあるものである。
As is clear from the above description of the embodiments, the processing method according to the present invention reduces disconnections and short circuits in semiconductor devices, improves manufacturing yield, suppresses electromigration, and improves reliability. Moreover, it has a remarkable effect that contributes to the improvement of its performance.

15は厚いアルミニウム膜または上層配線、23はTi
W膜(バリヤメタル膜)、 Cはコンタクトホール、 を示している。
15 is a thick aluminum film or upper layer wiring, 23 is Ti
W film (barrier metal film); C indicates contact hole;

【図面の簡単な説明】[Brief explanation of drawings]

第1図は原理図、 第2図(a)、 (b)は本発明にかかる形成方法(1
)の工程順断面図、 第3図(a)、 (b)は本発明にかかる形成方法(I
I)の工程順断面図、 第4図(al、 (blは本発明にかかる形成方法(1
)の工程順断面図、 第5図(a)〜(e)は従来の問題点を示す図である。 図において、 1はシリコン基板(半導体基板)、 2は下層配線、 4は絶縁膜、 10は配線材料、 13は薄いアルミニウム膜または上層配線、第1 図 、4d*埠 C
FIG. 1 is a principle diagram, and FIGS. 2(a) and (b) are forming methods (1) according to the present invention.
), and FIGS. 3(a) and 3(b) are cross-sectional views of the forming method (I) according to the present invention.
I) step-by-step cross-sectional views of FIG.
), and FIGS. 5(a) to 5(e) are diagrams showing the problems of the conventional method. In the figure, 1 is a silicon substrate (semiconductor substrate), 2 is a lower layer wiring, 4 is an insulating film, 10 is a wiring material, 13 is a thin aluminum film or upper layer wiring, Fig. 1, 4d * Pier C

Claims (4)

【特許請求の範囲】[Claims] (1)半導体基板上に被着させた配線材料に対して不活
性ガスイオンをスパッタし、該不活性ガスイオンによっ
て配線材料の原子または分子を近傍に移動させて、前記
配線材料表面に形成されている凹凸部分の凸部を低くし
凹部を埋めて平坦化するようにしたことを特徴とする半
導体装置の製造方法。
(1) Inert gas ions are sputtered onto the wiring material deposited on the semiconductor substrate, and the atoms or molecules of the wiring material are moved to the vicinity by the inert gas ions to form on the surface of the wiring material. A method for manufacturing a semiconductor device, characterized in that the convex portions of the uneven portion are lowered and the concave portions are filled and flattened.
(2)前記配線材料はアルミニウム膜またはその合金か
らなることを特徴とする請求項(1)記載の半導体装置
の製造方法。
(2) The method for manufacturing a semiconductor device according to claim (1), wherein the wiring material is made of an aluminum film or an alloy thereof.
(3)前記配線材料はバリヤメタル膜からなることを特
徴とする請求項(1)記載の半導体装置の製造方法。
(3) The method for manufacturing a semiconductor device according to claim (1), wherein the wiring material is made of a barrier metal film.
(4)前記凹凸部分はコンタクトホール部分であること
を特徴とする請求項(1)記載の半導体装置の製造方法
(4) The method for manufacturing a semiconductor device according to claim (1), wherein the uneven portion is a contact hole portion.
JP23777390A 1990-09-07 1990-09-07 Manufacture of semiconductor device Pending JPH04116930A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23777390A JPH04116930A (en) 1990-09-07 1990-09-07 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23777390A JPH04116930A (en) 1990-09-07 1990-09-07 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH04116930A true JPH04116930A (en) 1992-04-17

Family

ID=17020225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23777390A Pending JPH04116930A (en) 1990-09-07 1990-09-07 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH04116930A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266524A (en) * 1991-09-19 1993-11-30 U.S. Philips Corp. Method of manufacturing a semiconductor device whereby a layer containing aluminium is deposited on a surface of a semiconductor body
JP2010014298A (en) * 2008-07-02 2010-01-21 Panasonic Corp Built-in type heating cooker

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266524A (en) * 1991-09-19 1993-11-30 U.S. Philips Corp. Method of manufacturing a semiconductor device whereby a layer containing aluminium is deposited on a surface of a semiconductor body
JP2010014298A (en) * 2008-07-02 2010-01-21 Panasonic Corp Built-in type heating cooker

Similar Documents

Publication Publication Date Title
JPH10223608A (en) Manufacture of semiconductor device
JPH04229618A (en) Integrated circuit device contact and formation method thereof
WO1993013555A1 (en) Semiconductor device
US6114764A (en) Semiconductor device and process for fabricating the same
JP3133842B2 (en) Method of manufacturing multilayer wiring structure
JPH04116930A (en) Manufacture of semiconductor device
JP3055176B2 (en) A method of providing a metallization layer on an insulating layer and forming a through hole using the same mask
JPH11312681A (en) Semiconductor device and manufacture thereof
TW413917B (en) Semiconductor device and method of manufacturing the same
JP2697796B2 (en) Method for manufacturing semiconductor device
JP3087692B2 (en) Method for manufacturing semiconductor device
JP3624513B2 (en) Manufacturing method of semiconductor device
JP2001176872A (en) Method for manufacturing semiconductor device
KR100219053B1 (en) Forming method for metal film of semiconductor device
KR100259098B1 (en) Method for forming metal line of semiconductor device
JPH1140516A (en) Manufacture of semiconductor device
JPH11297699A (en) Diffusion barrier layer and its manufacture
JPH0774177A (en) Method and equipment for manufacturing semiconductor device
JPS62165936A (en) Manufacture of semiconductor device
JPS61117829A (en) Formation of contact electrode
JPH05206142A (en) Integerated circuit and manufacture thereof
KR20010029919A (en) Semiconductor device and method of manufacturing the same
JPS6146051A (en) Wiring method
JPS60233840A (en) Coating method for stepwise difference
JPH09107032A (en) Manufacture of semiconductor device