JPH04111687A - 固体電子撮像素子の駆動用ｉｃ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 この発明は、　　ＣＣＤ　（Ｃｈａｒｇｅ−Ｃｏｕｐｌ
ｅｄ　Ｄｅｖｉｃｅ：電荷結合素子）て代表される固体
電子撮像素子の駆動用Ｉ　Ｃ（Ｉｎｔｅｇｒａｔｅｄ　
Ｃ１ｒｃｕｉｔ：集積回路）に関する。

ＣＣＤの駆動回路は、水平駆動パルス（画素クロック信
号）、サンプリング・パルス、垂直駆動パルス、水平同
期信号、垂直同期信号等を作成して出力するものである
。このうちで水平駆動パルスおよびサンプリング・パル
スは比較的高周波（ＭＨｚオーダ）で、基準クロック信
号をそのまま用いるかまたはこれを分周して用いる。垂
直駆動パルス、水平同期信号、垂直同期信号は比較的低
周波（ＫＨｚオーダ）で、上記基準クロック信号または
画素クロック信号を分周して作成する。これらの信号は
相互に同期させる必要があるためにすべて原発振源を同
じくしている。

たとえば水平同期信号を作成するときには画素クロック
信号をいくつかのカウンタを用いて何回かに分けて分周
している。したかつて、これらの分周カウンタの出力信
号中には画素クロック信号と一致するパルスが必ず含ま
れている。このようなパルスに起因するノイズが電源ラ
インを通して画素クロック発生回路に入り込むと、ＣＣ
Ｄからの読出し信号に上記分周カウンタの分周周期に一
致したタイミングでノイズが乗ることになる。したがっ
て、このようなＣＣＤ読出し信号による映像信号をＣＲ
Ｔ等に表示したときには１画面上に縦じま（固定パター
ン・ノイズ）が現われる。

このような現象の発生を防止するために従来は、水平同
期信号を作成するための分周カウンタを画素クロック信
号等を作成するためのＩＣ回路から分離して設けていた
。このために回路部品点数が増大するという問題があっ
た。

発明の概要 発明の目的 この発明は固体電子撮像素子の駆動用ＩＣＯ集積度を高
めることを目的とする。

発明の構成および効果 この発明による固体電子撮像素子の駆動用ＩＣは、基準
クロック信号から相対的に高周波の駆動信号および制御
信号の少なくともいずれか一方を作成する第１の回路（
たとえば水平駆動）くルスサンプリング・パルス等の作
成回路）と、上記基準タロツク信号から相対的に低周波
の駆動信号および制御信号の少なくともいずれか一方を
作成する第２の回路（たとえば垂直駆動パルス、水平同
期信号、垂直駆動信号等の作成回路）とか１千・ツブ上
に集積化されて形成されており、第１の回路か第１の回
路に動作電源を供給する電源ライン・パターンおよびグ
ランド・ライン・パターンにより囲まれ、かつ第１の回
路と第２の回路が別個の電源回路にそれぞれ接続されて
いることを特徴とする。

上記第１の回路は具体的には、上記基準クロ・ンク信号
を発生する発振回路の少なくとも一部、水平駆動パルス
発生回路、相関二重サンプリング・パルス発生回路１色
分離パルス発生回路、および上記回路の出力バッファ回
路を含む。

この発明によると、ＩＣチップ上の第１の回路の周囲が
第１の回路に動作電源を供給する電源ライン・パターン
およびグランド・ライン拳パターンにより囲まれている
からノイズが入りにくくなっており、さらに第１の回路
と第２の回路の電源回路がそれぞれ別個であるから第２
の回路の信号に起因するノイズが電源ラインを通して第
１の回路に混入することが防止される。このようにして
、第１の回路と第２の回路とを同一チップ上に集積化し
ても縦じまの発生等の問題が生じることなく、固体電子
撮像素子の駆動回路の集積度が高められる。

実施例の説明 以下この発明をＣＣＤの駆動用ＩＣに適用した実施例に
ついて詳述する。

第１図はＣＣＤ駆動用ＩＣの回路構成を表わすブロック
図である。

このＣＣＤ駆動用ＩＣｌ０には外付けの低域通過フィル
タ３１および電圧制御発振器３２のＬＣ回路が接続され
る。これらの回路３１および３２は後述する位相比較器
２５等とともにＰ　Ｌ　Ｌ　（Ｐｈａｓｅ　Ｌｏｃｋｅ
ｄＬｏｏｐ）を構成している。電圧制御発振器３２の発
振中心周波数はたとえば２８．６３８ＭＨｚ　（−１８
２０ｆＨ−２ｆｐ　：　ｆＨ−ＣＣＤの水平走査周波数
、ｆｐ−ＣＣＤの画素クロック周波数）である。

ＣＣＤ駆動用ＩＣｌ０に含まれる相対的に高周波数の信
号を取扱う回路１９は、電圧制御発振器３２の発振用増
幅回路、水平系クロック信号発生回路１１、水平駆動パ
ルス発生回路１２．サンプリング・パルス発生回路１３
９色分離パルス発生回路１４および上記回路１２．１３
．１４の出力バッファ回路１２ａ。

Ｌ３ａ、　１４ａである。水平系クロック信号発生回路
１１は電圧制御発振器３２の発振基準クロック信号を２
分周し、この２分周されたクロック信号（周波数９１Ｏ
ｆＨ）を、外部に出力するとともに、他の回路１２．１
３および１４．ならびに後述する相対的に低周波数の信
号を取扱う回路２９に信号ライン１５を介して供給する
。水平駆動パルス発生回路１２は上記クロック信号と同
周波数のＣＣＤのための水平駆動パルス（画素クロック
信号）を作成して出力バッファ回路１２ａを通して出力
する。サンプリング・パルス発生回路１３はＣＣＤから
の読出し信号の相関二重サンプリングのためのサンプリ
ング・パルスを作成して出力バッファ回路１３ａを介し
て８カする。色分離パルス発生回路は上記クロック信号
を４分周して色分離パルスを作成して出力バッファ回路
１４ａから出力する。

相対的に低周波数の信号を取扱う回路２９はクロック信
号の分周のためのカウンタ２１．２２および２３を含ん
でいる。水平系クロック信号発生回路１１から出力され
るクロック信号は信号ライン１５を通してＨカウンタ２
１に与えられ、７分周される。Ｈカウンタ２１の出力パ
ルスはＨカウンタ２２に入力し６５分周される。Ｈカウ
ンタ２２の出力パルスはさらにＶカウンタ２３に与えら
れ５２５分周される。これらのカウンタ２１．２２およ
び２３の出力パルスは各種パルス発生回路２４に与えら
れる。この回路２４は入力するパルス信号を用いて、内
部垂直同期信号ＶＤ、、内部水平同期信号ＨＤ、、ＣＣ
Ｄのための垂直駆動パルス等を作成して出力する。

回路２９にはさらに位相比較器２５．■リセット回路２
６およびＨリセット回路２７等か含まれている。

位相比較器２５は外部から与えられる水平同期信号ＨＤ
ｏと発生回路２４て作成される内部水平同期信号ＨＤ、
との位相を比較し、その比較結果を表わす信号を出力す
る。この位相比較結果を表わす信号は低域通過フィルタ
３１に与えられ、このフィルタ３１の出力電圧によって
電圧制御発振器３２の発振周波数が制御される。内部水
平同期信号ＨＤ、が！ 外部水平同期信号ＨＤｏとかなり同期が外れたような場
合にはＨリセット回路２７から外部水平同期信号ＨＤｏ
のリーディング・エツジに同期したリセット・パルスが
発生し、これによってＨカウンタ２１および２２かリセ
ットされる。このようにして、内部水平同期信号ＨＤ、
は外部水平同期信号ＨＤｏに完全に同期するようになる
。また、フレームごとに、外部垂直同期信号ｖＤｏのリ
ーディング・エツジに同期したリセット・パルスが■リ
セット回路２６から発生し、これによってＶカウンタ２
３がリセットされるので、外部垂直同期信号ＶＤｏに同
期した内部垂直同期信号ＶＤ１が各種パルス発生回路２
４で作成されることになる。

第２図は上述したＣＣＤ駆動用ＩＣｌ０の主に高周波用
回路１９の電源ライン配線パターンを示すものである。

高周波用回路１９の全体は動作電圧ＶＤＤを供給する電
源ライン・パターン１６および接地されるグランド・ラ
イン・パターン１７によって囲まれている。さらに高周
波用回路１９内の回路３２と１１．１２と１２ａ、　１
３と１３ａおよび１４と１４ａも電源ライン番パターン
１６およびグランド・ライン・パターン１７によってそ
れぞれ囲まれている。

低周波用回路２９の電源ライン・パターン３６およびグ
ランド・ライン・パターン３７は従来から行なわれてい
る通常の配線パターンでよい。

このような配線パターンは通常のＩＣ製造プロセスによ
って形成することができる。たとえば。

信号ライン１５が電源ライン１６およびグランド・ライ
ン１７を横切って回路１９から回路２９に配設されてい
る部分の拡大断面図が第３図に示されている。

半導体ウェハ上に５ｉ０２等による絶縁層１８Ａが形成
され、この上に電源ライン・パターン１６および信号ラ
イン１５の回路１９側パターン１５Ａが形成されている
。これらのパターン１６．　１５Ａ上がさらに絶縁層１
８Ｃ，１８Ｂで覆われ、それらの上に信号ライン１５の
回路２９側パターン１５Ｂおよびグランド・ライン・パ
ターン１７が形成されている。信号ライン・パターン１
５Ａと１５Ｂはコンタクト・ホール１５ｃによって接続
されている。これらパターン上にさらに絶縁層１８Ｄが
形成されている。

相対的に高周波用の回路１９のための電源回路４５と相
対的に低周波用の回路２９のための電源回路４６は別個
に設けられている。主電源４９の供給電圧はそれぞれ電
源回路（レギュレータ）４５および４Ｂに与えられ、こ
れらの電源回路４５および４６によって高周波用回路１
９および低周波用回路２９にそれぞれ適した電圧に変換
される。電源回路４５の出力側は、ノイズ・カット・フ
ィルタ４７を経て、高周波用回路１９の電源ライン・パ
ターン１６およびグランド・ライン・パターン１７がそ
れぞ接続される電源端子４１およびグランド端子４２に
接続されている。

電源回路４６の出力側は、ノイズ・カット・フィルタ４
８を経て、低周波用回路２９の電源ライン・パターン３
６およびグランド・ライン・パターンがそれぞれ接続さ
れる電源端子４３およびグランド端子４４に接続されて
いる。ノイズ・カット・フィルタ４７および４８は、た
とえば２ｆａ以下程度の周波数を通過させる低域通過フ
ィルタである。

従来はＨカウンタ２１や２２の出力クロック信号に起因
するノイズが電源ラインを通って水平系クロック信号発
生回路１１や水平駆動パルス発生回路１２に混入するこ
とにより、ＣＲＴ表示画面上に縦じま等の固定パターン
・ノイズが生じるという問題があった。

この発明によると、水平系クロック信号発生回路１１や
水平駆動パルス発生回路１２を含む相対的に高周波用の
回路１９の全体が電源ライン・パターン１６およびグラ
ンド・ライン・パターン１７によって囲まれ、かつ高周
波用回路１９に動作電力を供給する電源回路４５と低周
波用回路２９の電源回路４６とが分離されているので、
低周波用回路２９て発生するノイズか高周波用回路１９
に電源ラインを通って混入するようなことがない。この
ため、高周波用回路１９と低周波用回路２９とを１チッ
プ上に形成してＩＣの集積度を高めることか可能となる
。

【図面の簡単な説明】

第１図はＣＣＤ駆動用ＩＣの回路構成例を示すブロック
図、第２図はＣＣＤ駆動用ＩＣの電源ライン・パターン
の例を示すパターン図、第３図は同パターンの拡大断面
図である。 １０・・・ＣＣＤ駆動用ＩＣ １６・・・電源ライン・バタ １７・・・グランド・ライン・パターン。 １９・・・高周波用回路 ２９・・・低周波用回路。 ４５、４６・・・電源回路。 ン。 以　　上

Claims (2)

【特許請求の範囲】
1. （１）基準クロック信号から相対的に高周波の駆動信号
   および制御信号の少なくともいずれか一方を作成する第
   １の回路と、上記基準クロック信号から相対的に低周波
   の駆動信号および制御信号の少なくともいずれか一方を
   作成する第２の回路とが１チップ上に集積化されて形成
   されており、第１の回路が第１の回路に動作電源を供給
   する電源ライン・パターンおよびグランド・ライン・パ
   ターンにより囲まれ、かつ第１の回路と第２の回路が別
   個の電源回路にそれぞれ接続されている固体電子撮像素
   子の駆動用ＩＣ。
2. （２）上記第１の回路が、上記基準クロック信号を発生
   する発振回路の少なくとも一部、水平駆動パルス発生回
   路、相関二重サンプリング・パルス発生回路、色分離パ
   ルス発生回路、および上記回路の出力バッファ回路を含
   んでいる、請求項（１）に記載の固体電子撮像素子の駆
   動用ＩＣ。