JPH04111656A - 伝送回線設備試験用の打合せ音声インターフェイス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は伝送回線設備の試験における打合せ用音声信号
の伝送装置に係り、とくに従来は６４ｋｂｐｓの速度で
伝送さ九ていた上記打合せ用音声信号を４ｋｂｐｓに圧
縮して伝送することのできる音声インターフェイス装置
に関する。

［従来技術］ 従来の伝送回線設備の回線試験においては、電気通信協
会編ｒＰＣＭデジタル通信の基礎知識」の第１２６頁に
記載のように、伝送回線とは別個に打合せ用のアナログ
回線を設けて、これにより試験者間の連絡、打合せ等を
行うようにしていた。

また、上記アナログ回線がない場合には６４ｋｂｐｓの
デジタル主回線を用いて打ち合わせるようにしていた。

［発明が解決しようとする課題］ 上記従来技術では営業用に使用できる回線を打合せ用に
割当てているので、その分だけ設備の実伝送使用効率が
低くなるという問題があった。また、このチャンネルは
打合せ時のみに使用されるのでその利用時間率も低かっ
た。

また、上記打合せ用のアナログ回線がない場合には回線
試験の都度打合せ用チャンネルを設定する必要があり不
便であった。

本発明の目的は、代わりに４ｋｂ　ｐ　ｓのデータリン
クを用いて上記打合せ音声を伝送出来、さらに従来と同
様に上記６４ｋｂｐｓデータチヤンネルにより打合せ音
声を伝送することもできる伝送回線設備試験用の打合せ
音声インターフェイス装置を提供することにある。

［課題を解決するための手段］ 本発明は上記課題を解決するために、音声信号をデジタ
ル変換して送信する場合には、音声信号を６４ｋｂｐｓ
のデジタルデータに変換後、これを１６ｋｂｐｓに圧縮
してメモリに一時記憶し、次いで上記メモリ内のデータ
を４ｋｂＰＳの速度で読みだしフラグを付加して送信す
るようにし、４ｋｂｐｓのデジタルデータを受信して音
声信号に変換する場合には、４ｋｂｐｓのデジタルデー
タをメモリに一時格納して１６ｋｂｐｓの速度で読みだ
し、これを６４ｋｂｐｓのデジタルデータに伸張するよ
うにする。

さらに、上記６４ｋｂｐｓのデジタルデータを音声信号
を８’ｋＨｚで標本化して得られる各標本を１ビットの
極性ビットと３ビットの領域ビットと４ビットのリニア
ビットとを含む８ビットのデジタルデータに変換して生
成するようにする。

また音声信号をデジタル変換して送信する場合には、上
記８ビットのデジタルデータより３ビット分の領域ビッ
トと４ビットのリニアビットの中のＬＳＢビットを除外
して４ビットに圧縮し、さらに上記４ビットのデータを
交互に間引いて１６ｋｂｐｓに圧縮し、これを４分の１
の速度で読みだして４ｋｂｐｓのデジタルデータを生成
するようにする。

４ｋｂｐｓのデジタルデータを受信して音声信号に変換
する場合には、上記除外した領域ビットの最下位領域を
表わす３ビットの論理値とリニアビットの中のＬＳＢビ
ットに論理値１またはＯを入れて６４ｋｂｐｓ化し、こ
れをデコーダにより音声信号に変換するようにする。

さらに、上記フラグ挿入部の出力と上記コダ一部の出力
とを切替で出力するようにし、また、デジタルデータ入
力を上記フラグ検出部と上記デコーダ部に切替で接続す
るようにして上記４ｋｂｐｓと６４ｋｂｐｓのデジタル
データの双方を送受信できるようにする。

［作用コ 以上のように構成した本発明の伝送回線設備試験用の打
合せ音声インターフェイス装置は、従来装置内のコーグ
が音声信号を変換して生成する６４ｋｂｐｓのデジタル
データを４ｋｂｐｓに圧縮して送信し、また、４ｋｂｐ
ｓの受信デジタルデータを６４ｋｂｐｓに伸張して従来
装置内のコーグにより音声信号に変換する。

この結果、従来装置のように６４ｋｂｐｓの商用回線の
代わりに４ｋｂｐｓのデータリンクを用いて音声による
打合せを行うことができる。

［実施例］ 第１図は本発明による打合せ用音声インタフェイス装置
実施例の構成図である。

従来の打合せ用音声インターフェイス装置では第１図の
コーダ部１１により音声入力を伝送速度６４ｋｂｐｓの
デジタル信号に変換し、デコーダ部１２により６４ｋｂ
ｐｓのデジタル信号をアナログ音声信号に復調するよう
にしていた。

本発明では上記コーダ部１１とデコーダ部１２（合わせ
てコーデックという）に６４ｋｂｐｓを４ｋｂｐｓに圧
縮する機能と、４ｋｂｐｓのデータを６４ｋｂｐｓに伸
長する機能とを付加するようにし、従来の音声信号と６
４ｋｂｐｓデジタル信号間の変換機能に、音声信号と４
ｋｂｐｓデジタル信号間の変換機能を合わせ持たせるよ
うにする。

第１図において、打合せ用音声信号はコーダ部１１にて
８ｋＨｚのサンプリングレートで標本化され、各サンプ
ルは８ビットにデジタル変換されて伝送速度６４ｋｂｐ
ｓのデジタルデータに変換される。

この６４ｋｂｐｓのデジタルデータは出力切替回路９１
を介してそのまま出力することができる。

ま・た、データを４ｋｂｐｓにして出力する場合には、
上記６４ｋｂｐｓのデジタル信号をデータ圧縮部２１に
より１６ｋｂｐｓに圧縮して第１メモリ４１に一時記憶
した後、フラグ挿入部５にて音声信号の先頭を識別する
ためのフラグを付加して４ｋｂｐｓのデータとして出力
される。

また、上記とは逆のプロセスによりデジタルデータを音
声信号に復調する。すなわち、６４ｋｂｐｓのデジタル
データが入力された場合は、デジタルデータは入力切替
回路９２により符号変換部１２に直接送られ音声信号に
復調される。

入力データが４ｋｂｐｓの場合には、フラグ検出部６に
てフラグを検出して４ｋｂｐｓのデータを第２メモリ４
２に一時記憶した後、データ伸張部２２にて第２メモリ
４２から１６ｋｂｐｓの速度で読みだしたデータを６４
ｋｂｐｓの速度に変換し、デコーダ部１２にてアナログ
音声信号に復調する。

上記第１図の動作はタイミング発生部７が出力するタイ
ミング信号に従って行われ、制御部８は上記タイミング
信号に同期して制御信号を生成する。

また、第１図において、データ圧縮部２１゜第１メモリ
４１、フラグ挿入部５１等をスキップする配線と、フラ
グ検出部５２、第２メモリ４２、データ伸張部２２等を
スキップする配線を除去すると切替回路９１及び９２を
省略でき、装置を４ｋｂｐｓのデータ専用のものにする
ことができる。

第２図および第３図は上記（アナログ）音声信号を４ｋ
ｂｐｓのデジタルデータに変換する過程の説明図である
。

第２図の（１）に示すように音声信号の各サンプルは８
ビットのデジタル信号に変換される。

最上位桁（ＭＳＢ）のす、には音声信号の極性ビットが
割り当てられ、例えば音声信号が正であればＯ１負であ
れば１になる。

ｂ２〜ｂ、は音声信号の各サンプルの大きさの範囲を示
す領域ビットである。すなわち音声信号のフルスケール
を８等分して得られる各領域をｂ２〜ｂ４（３ビット）
により識別する。

ｂ５〜ｂ８は上記領域内のレベルを表すリニアビットで
ある。

音声信号を４ｋｂｐｓにデジタル変換する場合には、ま
ず、入力音声信号のレベルを絞ってそのダイナミックレ
ンジをコーダ部１１のフルスケールの１／８以内に収ま
るようにする。この結果同図（２）に示すように上記領
域ビットが最下位領域を表す論理値になるのでこれを切
り捨て、さらにリニアビットの最下位ビット（ＬＳＢ）
も切り捨てると上記８ビットは４ビットに圧縮される。

　さらにこのデータをデータ圧縮部２１にて交互に間引
くと伝送速度は１６１＜ｂｐｓに低減される。

上記１６ｋｂｐｓのデータを第１メモリ４１に格納して
から４ｋｂｐｓの速度で読みだしフラグを付加し、出力
切替回路９１を介して出力するようにする。

第１メモリ４１はデータを１６ｋｂｐｓの速度で連続的
に入力し、４ｋｂｐｓの速度で読みだせばオーバーフロ
ーすることになるが、上記打合わせ用音声の場合、音声
が入力される時間幅に対して音声が途切れている期間の
方が圧倒的に長いので、第１メモリ４１の容量を適切に
設定することにより上記オーバーフローの発生は容易に
防止できるのである。

また、上記領域ビットやリニアビットの最下位ビットの
切り捨てにより音声信号の音質は当然劣化するのである
が、打合せ音声では意味の伝達が十分であれば音質劣化
は許容できるので実用上問題はないのである。

４ｋｂｐｓの入力データをアナログ音声信号に復調する
場合には上記とは逆の過程を経るようにする。

第３図は上記各変換過程をアナログ感覚で説明する図で
ある。同図（ａ）はコーダ部１１により変換された６４
ｋｂｐｓのデジタルデータである。この中の８ビットの
各データＤ、〜Ｄａ＋□等は４ビットに圧縮され、さら
に交互に間引かれて同図（ｂ）に示すようなデータＤ、
〜Ｄ、＋。

等に変換される。

上記４ｋｂｐｓの入力データを復調する場合には、フラ
グ検出部５２が検出したフラグを先頭にして、入力デー
タを第２メモリ４２にＪ’［次格納し、これを１６ｋｂ
ｐｓの速度で読みだしデータ伸張部２２にて第３図（ｃ
）に示すような補間処理を行う。すなわち、入力データ
Ｄ、、〜Ｄ、＋１等の間に両画データの平均値である（
１／２）（Ｄ。〜Ｄゎ。１）を挿入するようにする。次
いでデータ伸張部２２にて上記第３図（Ｃ）の各データ
に最下位領域ビットを表す３ビットのデータ、例えば１
１１と、ＬＳＢビット分とじて０または１を追加してデ
ータ速度６４ｋｂｐｓ化でデコーダ部１２に送り音声出
力信号を得るようにする。

第４図は上記音声入力信号と４ｋｂｐｓの出力データ間
の時系列関係を説明する図である。

音声入力は逐次１６ｋｂｐｓのデータに変換され、次い
でこれを４倍の時間をかけ４ｋｂｐｓの速度で出力する
。したがって、この４ｋｂｐｓのデータを出力中に次の
音声入力を取り込み１６ｋｂｐｓに変換してメモリして
おくようにする。この間に音声信号が入力されなければ
、音声信号の到来を待って同様の動作を繰り返す。

４ｋｂｐｓのデータを受信したときはこれを１６ｋｂｐ
ｓに変換してメモリし、音声信号に復調して出力する。

［発明の効果コ 本発明により、音声信号を４ｋｂｐｓのデータリンクを
用いて送受できるので、従来装置のように６４ｋｂｐｓ
のデジタル商用回線を用いることなく伝送回線設備試験
における音声打合せを行うことができる。

この結果、デジタル回線の使用効率を向上することがで
き、例えば実回線数が数十程度の場合、上記回線使用効
率を数％程度向上することができる。

また、上記音声打合せを連絡用電話回線により行う従来
の場合と比較すると回線使用コストを略１０分の１に低
減することができる。

また本発明装置は、既設装置内のコーグ、デコーダ（コ
ーデック）に小規模の回路装置を付加して６４　ｋ　ｂ
　ｐ　ｓ　／　４　ｋ　ｂ　ｐ　ｓ間のデータ圧縮、伸
張を行うので、経済的に従来装置の機能拡張を行うこと
ができる。

【図面の簡単な説明】 第１図は本発明実施例のブロック図、第２図及び第３図
はそれぞれ本発明によるデジタルデータの生成過程を説
明する図、第４図は本発明における入出力データのタイ
ミングチャートである。 １１・・・コーダ部、１２・・・デコーダ部、２１・・
・データ圧縮部、２２・・・データ伸張部、４１・・・
第１メモリ、４２・・・だい２メモリ、５１、・・・フ
ラグ挿入部、５２・・・フラグ検出部、７・・・タイミ
ング発生部、８・・・制御部、９１・・・出力切替回路
、９２・・・入力切替回路。

Claims (1)

1. 【特許請求の範囲】 １、音声信号をデジタルデータに変換して送信し、デジ
   タルデータを受信して音声信号に変換する伝送回線設備
   試験用の打合せ音声インターフェイス装置において、 上記音声信号を６４ｋｂｐｓのデジタルデータに変換す
   るコーター部と、上記６４ｋｂｐｓのデジタルデータを
   １６ｋｂｐｓのデジタルデータに圧縮するデータ圧縮部
   と、上記１６ｋｂｐｓのデジタルデータを格納する第１
   メモリと、第１メモリに格納されたデータを４ｋｂｐｓ
   の速度で読みだしフラグを付加して出力するフラグ挿入
   部とを備えて上記音声信号を４ｋｂｐｓのデジタルデー
   タに変換して送信するようにし、さらに、４ｋｂｐｓの
   デジタルデータよりフラグを検出するフラグ検出部と、
   上記フラグ検出部が出力する４ｋｂｐｓのデジタルデー
   タを格納する第２メモリと、第２メモリのデータを１６
   ｋｂｐｓの速度で読みだして６４ｋｂｐｓのデジタルデ
   ータに変換するデータ伸張部と、データ伸張部が出力す
   る６４ｋｂｐｓのデジタルデータを音声信号に変換する
   デコーダ部とを備えて、４ｋｂｐｓの受信デジタルデー
   タを音声信号に変換するようにしたことを特徴とする伝
   送回線設備試験用の打合せ音声インターフェイス装置。 ２、請求項１において、 上記コーダ部は上記音声信号を８ｋＨｚで標本化して各
   標本を１ビットの極性ビットと３ビットの領域ビットと
   ４ビットのリニアビットとを含む８ビットのデジタルデ
   ータに変換するアナログ・デジタル変換回路を備え、上
   記デコーダ部は上記１標本当り８ビットのデジタルデー
   タを音声信号に変換するデジタル・アナログ変換回路を
   備えたことを特徴とする伝送回線設備試験用の打合せ音
   声インターフェイス装置。 ３、請求項２において、 上記データ圧縮部は８ビットのデジタルデータを交互に
   間引き、さらに１ビットの極性ビットと３ビットのリニ
   アビットとを含む４ビットのデジタルデータに圧縮する
   圧縮回路を備え、上記データ伸張部は上記４ビットのデ
   ジタルデータに最下位領域を表す３ビットデータと０ま
   たは１のＬＳＢビットとを付加して８ビット化し、さら
   に補間する８ビットデータを生成する伸張回路を備えた
   ことを特徴とする伝送回線設備試験用の打合せ音声イン
   ターフェイス装置。 ４、請求項１ないし３において、 上記フラグ挿入部の出力と上記コーダー部の出力とを切
   替て出力する出力切替回路と、デジタルデータ入力を上
   記フラグ検出部と上記デコーダ部に切替て接続する入力
   切替回路とを備えたことを特徴とする伝送回線設備試験
   用の打合せ音声インターフェイス装置。