JPH04111468A - 半導体スイッチング素子 - Google Patents
半導体スイッチング素子Info
- Publication number
- JPH04111468A JPH04111468A JP23085390A JP23085390A JPH04111468A JP H04111468 A JPH04111468 A JP H04111468A JP 23085390 A JP23085390 A JP 23085390A JP 23085390 A JP23085390 A JP 23085390A JP H04111468 A JPH04111468 A JP H04111468A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- diffusion
- diffusion region
- anode
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000009792 diffusion process Methods 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、水平方向の接合を利用した例えばラテラル・
トライブック、フォト・トライアック。
トライブック、フォト・トライアック。
フォト・サイリスタ等の半導体スイッチング素子の高耐
圧化、高感度化、高速化を実現するための構造に関する
ものである。
圧化、高感度化、高速化を実現するための構造に関する
ものである。
（従来の技術）
ラテラル・フォト・トライアックの従来の一例について
説明する。第８図はその略平面図であり、第４図はその
略断面図である。これらの図面に示されるように、Ｎ型
基板１の表面には、一対のＰゲート拡散領域ＰＩ及びＰ
２を形成し、それぞれの内部にカソード拡散領域に１及
びに２を形成する。それらの外方に一対のアノード拡散
領域ＡＩ及びＡ２を形成し、Ｐゲート拡散領域Ｐ２とア
ノード拡散領域ＡＩとをゲート抵抗ＲＧＫ２で接続し、
Ｐゲート拡散領域ＰＩとアノード拡散領域Ａ２とをゲー
ト抵抗ＲＱＪ（＋で接続する。また、端子ＴＩをアノー
ド拡散領域ＡＩとカソード拡散領域に２に接続し、端子
Ｔ２をアノード拡散領域Ａ２とカソード拡散領域に！に
接続する。このようにして一対のフォト・サイリスタが
逆並列に接続されている。Ｎ型基板Ｉの裏面には、カソ
ード拡散領域に１及びに２の拡散と同時に、同じ濃度の
Ｎ型拡散領域２が全面にわたり形成され、ＢＳＦ効果に
よる光感度の向上と、ラテラルｈｐＥ（ＰＮＰ）を大き
くして、フォト・トライアックの応答を遅くすることに
より、ｄＶ／ｄｔ耐量を高くしている。
説明する。第８図はその略平面図であり、第４図はその
略断面図である。これらの図面に示されるように、Ｎ型
基板１の表面には、一対のＰゲート拡散領域ＰＩ及びＰ
２を形成し、それぞれの内部にカソード拡散領域に１及
びに２を形成する。それらの外方に一対のアノード拡散
領域ＡＩ及びＡ２を形成し、Ｐゲート拡散領域Ｐ２とア
ノード拡散領域ＡＩとをゲート抵抗ＲＧＫ２で接続し、
Ｐゲート拡散領域ＰＩとアノード拡散領域Ａ２とをゲー
ト抵抗ＲＱＪ（＋で接続する。また、端子ＴＩをアノー
ド拡散領域ＡＩとカソード拡散領域に２に接続し、端子
Ｔ２をアノード拡散領域Ａ２とカソード拡散領域に！に
接続する。このようにして一対のフォト・サイリスタが
逆並列に接続されている。Ｎ型基板Ｉの裏面には、カソ
ード拡散領域に１及びに２の拡散と同時に、同じ濃度の
Ｎ型拡散領域２が全面にわたり形成され、ＢＳＦ効果に
よる光感度の向上と、ラテラルｈｐＥ（ＰＮＰ）を大き
くして、フォト・トライアックの応答を遅くすることに
より、ｄＶ／ｄｔ耐量を高くしている。
Ｎ型基板１の不純物濃度は、一般ＶＣ１０１８〜１０１
６ｃｒｎ−８であり、Ｎ型拡散領域２．カソード拡散領
域に１及びに２の表面濃度は、５ Ｘ Ｉ ０２０ｃｍ
−８程度である。
６ｃｒｎ−８であり、Ｎ型拡散領域２．カソード拡散領
域に１及びに２の表面濃度は、５ Ｘ Ｉ ０２０ｃｍ
−８程度である。
アノード拡散領域ＡＩ及びＡ２．！：Ｐゲート拡散領域
ＰＩ及びＰ２の各拡散層の厚さは、約８０〜５０μｍ程
度である。
ＰＩ及びＰ２の各拡散層の厚さは、約８０〜５０μｍ程
度である。
カソード拡散領域Ｋｌ及びに２の拡散層の厚さは、約３
〜１０μｍ程度であり、また、ゲート抵抗ＲＧＫＩ及び
ＲＧＫ２の拡散層の厚さは、約５〜！５７１ ｍ程変で
ある。
〜１０μｍ程度であり、また、ゲート抵抗ＲＧＫＩ及び
ＲＧＫ２の拡散層の厚さは、約５〜！５７１ ｍ程変で
ある。
（発明が解決しようとする課題〕
前述の従来の構造においては、バーチカルトランジスタ
を構成するベース層に相当するＰゲート拡散領域Ｐ１及
びＰ２の拡散層を、高耐圧化のため深くしているため、
ペース幅が広く、高ｈＦＥ化が困難であり、さらにｈＦ
Ｅのばらつきが大きいという欠点があった。
を構成するベース層に相当するＰゲート拡散領域Ｐ１及
びＰ２の拡散層を、高耐圧化のため深くしているため、
ペース幅が広く、高ｈＦＥ化が困難であり、さらにｈＦ
Ｅのばらつきが大きいという欠点があった。
（課題を解決するだめの手段〕
Ｐゲート拡散領域を浅くシ、これより深い拡散層によっ
てＰゲート拡散領域を包囲するようにアノード拡散領域
とゲート抵抗を形成した。
てＰゲート拡散領域を包囲するようにアノード拡散領域
とゲート抵抗を形成した。
（作 用）
Ｐゲート拡散領域を浅くすることにより、バーチカルト
ランジスタの高ｈＦＥ化が容易になり、また、ばらつき
が小さくなる。感度及び応答速度はｈＦＥＶＣ比例する
から、フォト・トライアックの高感度化及び高速化が実
現できる。
ランジスタの高ｈＦＥ化が容易になり、また、ばらつき
が小さくなる。感度及び応答速度はｈＦＥＶＣ比例する
から、フォト・トライアックの高感度化及び高速化が実
現できる。
さらに、浅いＰゲート拡散層は、深いアノード拡散領域
とゲート抵抗によって包囲されているから、ガードリン
グ効果により高耐圧化を図ることができる。
とゲート抵抗によって包囲されているから、ガードリン
グ効果により高耐圧化を図ることができる。
（実施例）
第１図は本発明の一実施例の略平面図、第２図はその略
断面図である。第８図及び第４図の従来例と同一の部分
は同一の符号で表わされる。
断面図である。第８図及び第４図の従来例と同一の部分
は同一の符号で表わされる。
Ｎ型基板１は、例えば、不純物濃度が１０１８〜１０１
５ｃｍ−８のＮ型シリコン単結晶を使用する。その表面
に、一対のアノード拡散領域Ａ１及びＡ２とゲート抵抗
ＲＧＫ２及びＲＧＫＩを、例えばボロンを不純物として
形成する。その形状は第１図に示されるように、Ｐゲー
ト拡散領域Ｐ２及びＰＩを包囲し、かつこれらとゲート
抵抗ＲＧＫ２及びＲＧＫｌを介して接続されるようにさ
れる。必要な耐圧とゲート抵抗値を得るため、その濃度
は例えば１０１６〜ｌ０１８（７）−８、その深さは例
えば３０〜５０μｍとされる。
５ｃｍ−８のＮ型シリコン単結晶を使用する。その表面
に、一対のアノード拡散領域Ａ１及びＡ２とゲート抵抗
ＲＧＫ２及びＲＧＫＩを、例えばボロンを不純物として
形成する。その形状は第１図に示されるように、Ｐゲー
ト拡散領域Ｐ２及びＰＩを包囲し、かつこれらとゲート
抵抗ＲＧＫ２及びＲＧＫｌを介して接続されるようにさ
れる。必要な耐圧とゲート抵抗値を得るため、その濃度
は例えば１０１６〜ｌ０１８（７）−８、その深さは例
えば３０〜５０μｍとされる。
次に、Ｐゲート拡散領域Ｐ２及びＰＩを、例えばボロン
を不純物として形成する。前述のように、Ｐゲート拡散
領域Ｐ２及びＰＩは、それぞれアノード拡散領域ＡＩと
ゲート抵抗ＲＧＫ ２及びアノード拡散領域Ａ２とゲー
ト抵抗ＲＧＫ １によって包囲され、かつゲート抵抗Ｒ
ＧＫ ２及びＲＧＫＩにそれぞれ接続されている。また
、Ｐゲート拡散領域Ｐ１及びＰ２は、必要なｈＦＥを得
るため、その濃度は、例えば、アノード拡散領域と同様
［１０１６〜ｔ０１８□−８、その深さは例えば５〜２
０μｍとする。
を不純物として形成する。前述のように、Ｐゲート拡散
領域Ｐ２及びＰＩは、それぞれアノード拡散領域ＡＩと
ゲート抵抗ＲＧＫ ２及びアノード拡散領域Ａ２とゲー
ト抵抗ＲＧＫ １によって包囲され、かつゲート抵抗Ｒ
ＧＫ ２及びＲＧＫＩにそれぞれ接続されている。また
、Ｐゲート拡散領域Ｐ１及びＰ２は、必要なｈＦＥを得
るため、その濃度は、例えば、アノード拡散領域と同様
［１０１６〜ｔ０１８□−８、その深さは例えば５〜２
０μｍとする。
次に、Ｐゲート拡散領域ＰＩ及びＰ２の表面の一部に燐
を不純物として、カソード拡散領域Ｋｌ及びに２を形成
する。その濃度は例えば１０２０〜１０” ｃｍ−８、
その深さは例えば１０８ｍ以下とする。
を不純物として、カソード拡散領域Ｋｌ及びに２を形成
する。その濃度は例えば１０２０〜１０” ｃｍ−８、
その深さは例えば１０８ｍ以下とする。
これらのパターンは、第１図のものに限られず種々の形
状が考えられるが、Ｐゲート拡散領域Ｐ１及びＰ２が、
それぞれアノード拡散領域Ａ２とゲート抵抗ＲＧＫ １
及びアノード拡散領域Ａ１とゲート抵抗ＲＧＫ ２によ
って包囲されていることが必要である。
状が考えられるが、Ｐゲート拡散領域Ｐ１及びＰ２が、
それぞれアノード拡散領域Ａ２とゲート抵抗ＲＧＫ １
及びアノード拡散領域Ａ１とゲート抵抗ＲＧＫ ２によ
って包囲されていることが必要である。
Ｎ型基板ｌの裏面には、カソード拡散領域Ｋｌ及びに２
の形成と同時に、全面にわたり、同一濃度のＮ型拡散領
域２が形成されることは、従来例と同一である。
の形成と同時に、全面にわたり、同一濃度のＮ型拡散領
域２が形成されることは、従来例と同一である。
以上の拡散領域の形成には、熱拡散法、イオン注入法、
ドープＣＶＤ法等が用いられる。
ドープＣＶＤ法等が用いられる。
図示されていないが、Ｎ型基板１０表面は絶縁膜で保饅
され、選択エツチングによりＮ型基板Ｉの表面に蒸着さ
れたＡｔ膜によって電極配線を行う。
され、選択エツチングによりＮ型基板Ｉの表面に蒸着さ
れたＡｔ膜によって電極配線を行う。
（発明の効果）
本発明は以上のような構造であるから、フォト・トライ
アックその他スイッチング素子の高ｈＦＥ化。
アックその他スイッチング素子の高ｈＦＥ化。
高感度化、高速化が容易となり、ｈＦＥの均−化及び高
耐圧化が同時に実現できる。
耐圧化が同時に実現できる。
第１図は本発明の一実施例の略平面図、第２図はその略
断面図、第３図は従来の一例の略平面図、第４図はその
略断面図である。 １・・・Ｎ型基板、２・・・Ｎ型拡散領域、ＡＩ、Ａ２
・・・アノード拡散領域、Ｋｌ、に２・・・カソード拡
散領域、ＰＩ、Ｐ２・・・Ｐゲート拡散領域、ＲＧＫＩ
＋ＲＧＫ２・・・ゲート抵抗、ＴＩ、Ｔ２・・・端子第
２図
断面図、第３図は従来の一例の略平面図、第４図はその
略断面図である。 １・・・Ｎ型基板、２・・・Ｎ型拡散領域、ＡＩ、Ａ２
・・・アノード拡散領域、Ｋｌ、に２・・・カソード拡
散領域、ＰＩ、Ｐ２・・・Ｐゲート拡散領域、ＲＧＫＩ
＋ＲＧＫ２・・・ゲート抵抗、ＴＩ、Ｔ２・・・端子第
２図
Claims (1)
- １、第一の導電型の半導体基板の表面に形成された第二
の導電型の電極領域とこれに接続された抵抗領域と、こ
れらに包囲されかつ抵抗領域に接続される拡散深さの浅
い第二の導電型のゲート領域とを有する半導体スイッチ
ング素子
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23085390A JPH04111468A (ja) | 1990-08-31 | 1990-08-31 | 半導体スイッチング素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23085390A JPH04111468A (ja) | 1990-08-31 | 1990-08-31 | 半導体スイッチング素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04111468A true JPH04111468A (ja) | 1992-04-13 |
Family
ID=16914324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23085390A Pending JPH04111468A (ja) | 1990-08-31 | 1990-08-31 | 半導体スイッチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04111468A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037613A (en) * | 1997-02-24 | 2000-03-14 | Sharp Kabushiki Kaisha | Bidirectional thyristor device |
-
1990
- 1990-08-31 JP JP23085390A patent/JPH04111468A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037613A (en) * | 1997-02-24 | 2000-03-14 | Sharp Kabushiki Kaisha | Bidirectional thyristor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04111468A (ja) | 半導体スイッチング素子 | |
| US3825451A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| JPH06204408A (ja) | 半導体装置用拡散抵抗 | |
| JPH05198584A (ja) | バイポーラ集積回路 | |
| US5407857A (en) | Method for producing a semiconductor device with a doped polysilicon layer by updiffusion | |
| JPS63312674A (ja) | 薄膜半導体装置 | |
| JPH02114645A (ja) | バイポーラトランジスタ | |
| JP3117005B2 (ja) | サージ防護素子の製造方法 | |
| JP3312040B2 (ja) | 半導体装置の製法 | |
| JP2520319B2 (ja) | フォト・トライアック | |
| JP2752655B2 (ja) | バイポーラ集積回路装置 | |
| JPS61284961A (ja) | 半導体装置 | |
| JPH0536977A (ja) | スイツチング素子 | |
| JPH0425711B2 (ja) | ||
| JPH0621344A (ja) | 半導体装置 | |
| JPS5946059A (ja) | 半導体集積回路の製造方法 | |
| JPH03248535A (ja) | バイポーラトランジスタ素子 | |
| JPS63136668A (ja) | 半導体装置の製造方法 | |
| JPH07118533B2 (ja) | 半導体素子 | |
| JPS632378A (ja) | 縦型ｐｎｐトランジスタ | |
| JPS6095939A (ja) | 半導体集積回路の製造方法 | |
| JPS6097660A (ja) | 半導体装置 | |
| JPH01130553A (ja) | 半導体集積回路の製造方法 | |
| JPH053192A (ja) | 半導体集積回路 | |
| JPH039527A (ja) | 横形バイポーラトランジスタ |