JPH04111286U - 非絶縁昇降圧型スイツチング電源装置 - Google Patents

Abstract

(57)【要約】 【目的】 スイッチング損失の低下及び効率の向上を図
ると共に、出力ノイズや寄生振動を有効に抑制した非絶
縁昇降圧型スイッチング電源装置の提供を目的とする。 【構成】 主スイッチ素子の入力側と整流素子の出力側
にまたがって、コンデンサ、又はコンデンサと抵抗との
直列回路を付加接続することを特徴とする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は非絶縁昇降圧型スイッチング電源装置に関するものである。

【０００２】

【従来の技術】

従来、直流入力を半導体スイッチ素子によりチョッピングし、適当な直流出 力を得るチョッパ形のスイッチング電源装置がある。又、チョッパ形の内、主ス イッチ素子のオン期間中、インダクタにエネルギを蓄積し、オフ期間に蓄積エネ ルギを出力に供給する非絶縁昇降圧型スイッチング電源装置が知られている。こ れは又、反転型チョッパ電源とも呼ばれている。

【０００３】 図１は従来の非絶縁昇降圧型スイッチング電源装置の回路図を例示したもの で、図１において、Ｑ１はトランジスタ等の主スイッチ素子、Ｌ１はインダクタ 、Ｄ１は整流素子、Ｃｉｎ，Ｃｏｕｔは入力及び出力コンデンサ、Ｖｉｎ（＋） 、Ｖｉｎ（ＣＯＭ）は入力端、Ｖｏ（−）、Ｖｏ（ＣＯＭ）は出力端である。

【０００４】 図１の電源装置においては出力ノイズを抑制するため、主スイッチ素子Ｑ１ のスイッチング速度を遅くしたり、図１に点線で示すように、主スイッチ素子Ｑ １のコレクタとエミッタ間や整流素子Ｄ１の両端間にコンデンサＣ及び抵抗Ｒか らなるスナバ回路を接続したり、あるいは、等価直列抵抗ＥＳＲの小さいコンデ ンサＣｓを出力端に接続していた。

【０００５】 しかし、前記の主スイッチ素子Ｑ１のスイッチ速度を遅くする方法ではスイ ッチング損失の増加と電源装置の効率低下という問題がある。又、前記の主スイ ッチ素子Ｑ１や整流素子Ｄ１にスナバ回路を接続しても電源装置の効率低下や抵 抗Ｒ分の消費電力増加の問題がある。更に、前記のコンデンサＣｓの出力端への 接続は出力ノイズの抑制効果が十分でなく、又、寄生振動が発生する問題がある 。

【０００６】

【考案の目的】

本考案は前記の問題点を解消し、スイッチング損失の低下、効率の向上と共 に、出力ノイズや寄生振動を有効に抑制した非絶縁昇降圧型スイッチング電源装 置の提供を目的とする。

【０００７】

【実施例】

図２は本考案の実施例を示す回路図であり、図１と同一符号は同一部分をあ らわす。図２では、スナバ回路を形成するコンデンサＣと抵抗Ｒの直列回路を 主スイッチ素子Ｑ１の入力側（Ｖｉｎ（＋）側）と整流素子Ｄ１の出力側（Ｖｏ （−）側）にまたがって接続している。

【０００８】 コンデンサＣは等価直列抵抗ＥＳＲが例えば、５０ｍΩ以下の小さいもので、 容量はコンデンＣｉｎやＣｏｕｔの例えば、１／１０〜１／１０００以下のもの を選択できる。抵抗Ｒは低いものでよく、例えば、１Ω以下とする。又、抵抗Ｒ は場合によっては付加しなくともよい。

【０００９】 図２の回路により、ｉ非スイッチング間へのスナバ回路の接続であるので消費 電力が極めて小さく（例えば、４０ｍＷ以下）、電源装置の効率低下がない。ｉ ｉ出力端にコンデンサＣｓを接続した場合に比して、出力ノイズが１８〜２８％ 程度小さくなり、寄生振動を抑制できる。これらのｉ及びｉｉの効果を実験によ り確認した。

【００１０】 なお、図１及び図２の回路で実験し、Ｖｉｎ＝５．００Ｖ、Ｉｉｎ＝０．３９ Ａ、Ｖｏ＝１２．０Ｖ、Ｉｏ＝１２５ｍＶにおける出力ノイズと寄生振動につい て、表１にまとめた。

【００１１】

【表１】

【００１２】 前記のｉｉに示した出力ノイズと寄生振動について表１と合わせて考察する。

【００１３】 図３は図１の回路図と説明のための動作説明図であり、（ａ）に主スイッチ素 子Ｑ１のターンオン時、（ｂ）に主スイッチ素子Ｑ１のターンオフ時を示し、同 一符号は同一部分をあらわす。

【００１４】 図３（ａ）において、Ｑ１がオンした瞬間は整流素子Ｄ１はまだ導通状態であ り、Ｄ１の内部容量Ｃｊを通して、出力端Ｖｏ（−）（入出力が共通でない端部 側）を正、入力端Ｖｉｎ（ＣＯＭ）（入出力が共通でない端部側）を負の電位と するノイズを発生する。

【００１５】 又、図３（ｂ）において、Ｑ１がオフするとインダクタＬ１の電位が反転し、 整流素子Ｄ１の内部容量Ｃｊを通して、出力端Ｖｏ（−）に負の電位を発生する 。しかし、主スイッチ素子Ｑ１０オフしようとしてもＱ１のオン電流ＩＱのルー プ内の残留インダクタンスやＬ１により、Ｖｉｎ（＋）が正になる電位にノイズ が発生する。このように主スイッチ素子Ｑ１の入力側と整流素子Ｄ１の出力側の 入出力端間に反位相でノイズを発生する。

【００１６】 前記のノイズ発生を低減するため、図１の点線のようにコンデンサＣｓを入れ ると、主スイッチ素子Ｑ１のターンオン後ではＬ１とＱ１の内部容量Ｃ_ＣＥ（Ｏ Ｎ）及びＤ１の内部容量Ｃｊ（逆バイアス）の並列回路により、又、整流素子Ｄ １のターンオン後ではＬ１とＤ１のＣｊによるＬＣ共振によるノイズ振動が発生 すると考えられる。この寄生振動は容量分やインダクタンス分によってはスイッ チング周期の２０〜３０％になるときがある。

【００１７】 表１で明らかなように、寄生振動を増加せずにノイズを大幅に低減できる本考 案の回路は接続したＣ、Ｒ又はＣのスナバ回路が入出力端に反位相で発生するノ イズを効率よく吸収するものと考えられる。

【００１８】 別の言い方をすると、図２のコンデンサＣはＶｉｎ＋１Ｖｏｌに充電されてい るが、主スイッチ素子Ｑ１がターンオンしたときの図３（ａ）では、放電するこ とによりノイズを吸収し、Ｑ１がターンオフしたときの図３（ｂ）では、充電さ れることにより、ノイズを吸収している。

【００１９】 又、主スイッチ素子Ｑ１の入力側と整流素子Ｄ１の出力側にまたがって、（入 出力端の共通接続されていない側）にスナバ回路を入れるため電源装置の安定性 に影響を及ぼさない。

【００２０】 本考案の構成において、各構成部品は、例えば、主スイッチ素子に入バイポー ラトランジスタ、Ｍ０ＳＦＥＴ等を、又、整流素子にＰＮダイオード、ショット キーダイオード等を自由に選択し得るものである。

【００２１】 その他、交流電源を整流してＶｉｎとすることや、本考案の要旨範囲で、必要 部品の付加など種々の変更をなし得るものである。

【００２２】

【考案の効果】

前記の説明のごとく、本考案の実施により、出力ノイズ及び寄生振動を抑制し 、スイッチング損失の低下及び効率を向上した非絶縁昇降圧型スイッチング電源 装置を得ることができ、各種産業機器等の電源装置に利用して産業上の効果大な るものである。

【図面の簡単な説明】

【図１】従来の非絶縁昇降圧型スイッチング電源装置の
回路図

【図２】本考案の実施例の回路図

【図３】図１の動作説明回路図

【符号の説明】

Ｑ１ 主スイッチ Ｌ１ インダクタ Ｃｉｎ，ＣＯｕｔ，Ｃｓ，Ｃ コンデンサ Ｖｉｎ（＋），Ｖｉｎ（ＣＯＭ） 入力端 Ｖｏ（−）、Ｖｏ（ＣＯＭ） 出力端 Ｒ 抵抗 Ｃｊ 内部容量 Ｉ_Ｄ、Ｉ_Ｑ 指定の電流

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 主スイッチ素子、インダクタ及び整流素
   子を主回路構成要素とする非絶縁昇降圧型スイッチング
   電源装置において、前記主スイッチ素子の入力側と前記
   整流素子の出力側にまたがって、コンデンサ、又はコン
   デンサと抵抗の直列回路を付加接続したことを特徴とす
   る非絶縁昇降圧型スイッチング電源装置。