JPH04107970A - 高速半導体装置及びその製造方法 - Google Patents
高速半導体装置及びその製造方法Info
- Publication number
- JPH04107970A JPH04107970A JP22541890A JP22541890A JPH04107970A JP H04107970 A JPH04107970 A JP H04107970A JP 22541890 A JP22541890 A JP 22541890A JP 22541890 A JP22541890 A JP 22541890A JP H04107970 A JPH04107970 A JP H04107970A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- electrode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- 150000001875 compounds Chemical class 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 11
- 239000007772 electrode material Substances 0.000 claims 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 239000002784 hot electron Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000005641 tunneling Effects 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ホットエレクトロントランジスタ（ＨＥＴ）あるいは共
鳴トンネリングホットエレクトロントランジスタ（ＲＨ
ＥＴ）等の高速半導体装置及びその製造方法に関し、 ベース層の不純物濃度を低くし、ベース層の厚さを薄く
してＨＥＴの最適動作条件を維持しながら、ベース層と
ベース電極の間、あるいは、エミッタ層とエミッタ電極
の間のコンタクト抵抗を低減することによって、電流利
得が大きく高速動作が可能なＨＥＴ、ＲＨＥＴ等の高速
半導体装置を提供することを目的とし、 化合物半導体よりなる高速半導体装置において、ベース
層とベース電極の間に、ベース層と同種またはその格子
定数に近似した格子定数を有する高不純物濃度の半導体
材料層を介在させて構成した。
鳴トンネリングホットエレクトロントランジスタ（ＲＨ
ＥＴ）等の高速半導体装置及びその製造方法に関し、 ベース層の不純物濃度を低くし、ベース層の厚さを薄く
してＨＥＴの最適動作条件を維持しながら、ベース層と
ベース電極の間、あるいは、エミッタ層とエミッタ電極
の間のコンタクト抵抗を低減することによって、電流利
得が大きく高速動作が可能なＨＥＴ、ＲＨＥＴ等の高速
半導体装置を提供することを目的とし、 化合物半導体よりなる高速半導体装置において、ベース
層とベース電極の間に、ベース層と同種またはその格子
定数に近似した格子定数を有する高不純物濃度の半導体
材料層を介在させて構成した。
また、半導体基板上に、化合物半導体よりなるコレクタ
層、コレクタバリア層、ベース層、エミッタバリア層、
エミッタ層、及び第１の絶縁体からなるダミーエミッタ
電極層を積層し、選択された島状領域以外の該ダミーエ
ミッタ電極層、エミッタ層、エミッタバリア層を除去し
てベース層の表面を露出し、該選択され、残置された島
状領域の周囲に第２の絶縁体からなるサイドウオールを
形成し、該サイドウオール内にある第１の絶縁体からな
るダミーエミッタ電極層を選択的に除去してエミッタ層
の表面を露出し、先の工程によって露出したベース層と
この工程によって露出したエミッタ層の上にそれぞれの
層を構成する半導体材料と同種またはその格子定数に近
似した格子定数を有する高不純物濃度の半導体材料層を
成長し、さらにその上にＣｒ／Ａｕの層を形成して、サ
イドウオールの内側にエミッタ電極を、サイドウオール
の外側にベース電極を形成するように構成した。
層、コレクタバリア層、ベース層、エミッタバリア層、
エミッタ層、及び第１の絶縁体からなるダミーエミッタ
電極層を積層し、選択された島状領域以外の該ダミーエ
ミッタ電極層、エミッタ層、エミッタバリア層を除去し
てベース層の表面を露出し、該選択され、残置された島
状領域の周囲に第２の絶縁体からなるサイドウオールを
形成し、該サイドウオール内にある第１の絶縁体からな
るダミーエミッタ電極層を選択的に除去してエミッタ層
の表面を露出し、先の工程によって露出したベース層と
この工程によって露出したエミッタ層の上にそれぞれの
層を構成する半導体材料と同種またはその格子定数に近
似した格子定数を有する高不純物濃度の半導体材料層を
成長し、さらにその上にＣｒ／Ａｕの層を形成して、サ
イドウオールの内側にエミッタ電極を、サイドウオール
の外側にベース電極を形成するように構成した。
本発明は、ホットエレクトロントランジスタ（ＨＥＴ）
あるいは共鳴トンネリングホットエレクトロントランジ
スタ（ＲＨＥＴ）等の高速半導体装置及びその製造方法
に関する。
あるいは共鳴トンネリングホットエレクトロントランジ
スタ（ＲＨＥＴ）等の高速半導体装置及びその製造方法
に関する。
ＨＥＴは、高速動作が期待される半導体装室として１９
６０年に提案されたものであるが、当初、金属−絶縁物
接合を用いていたため、良質の薄膜や接合を得ることが
困難で、電流利得等の面で好結果が得られなかった。
６０年に提案されたものであるが、当初、金属−絶縁物
接合を用いていたため、良質の薄膜や接合を得ることが
困難で、電流利得等の面で好結果が得られなかった。
ところが、近年、分子線エピタキシャル成長法（ＭＢＥ
）等の結晶成長技術の開発により化合物半導体のへテロ
接合が形成できるようになったため、化合物半導体へテ
ロ接合を用いたＨＥＴやＲＨＥＴが再び関心を集めてい
る。
）等の結晶成長技術の開発により化合物半導体のへテロ
接合が形成できるようになったため、化合物半導体へテ
ロ接合を用いたＨＥＴやＲＨＥＴが再び関心を集めてい
る。
第２図は、化合物半導体を用いたＨＥＴの動作原理を示
すエネルギーバンド図である。
すエネルギーバンド図である。
この図によって、化合物半導体を用いたＨＥＴの動作原
理を説明する。
理を説明する。
化合物半導体を用いたＨＥＴのエミッタ、ベース、コレ
クタそれ自体は通常のバイポーラトランジスタと概ね同
様な構造であるが、エミッタとベースの間とベースとコ
レクタの間にポテンシャルバリアが形成されている点が
特異である。
クタそれ自体は通常のバイポーラトランジスタと概ね同
様な構造であるが、エミッタとベースの間とベースとコ
レクタの間にポテンシャルバリアが形成されている点が
特異である。
このＨＥＴにおいて、エミッタベース間に、ベースが正
になるような電圧が加えられると、エミッタから、電子
が、エミッタとベースの間のポテンシャルバリアをトン
ネル現象によって通り抜はベースに注入される。
になるような電圧が加えられると、エミッタから、電子
が、エミッタとベースの間のポテンシャルバリアをトン
ネル現象によって通り抜はベースに注入される。
ベースに注入された電子は、エミッタとベースの電位差
分のポテンシャルエネルギーを運動エネルギーに変換し
て、高いエネルギーをもった電子（ホットエレクトロン
）となり、高速でベース層を通り抜け、コレクタバリア
を越えてコレクタに到達する。
分のポテンシャルエネルギーを運動エネルギーに変換し
て、高いエネルギーをもった電子（ホットエレクトロン
）となり、高速でベース層を通り抜け、コレクタバリア
を越えてコレクタに到達する。
コレクタに到達する電子の数はエミッタ、ベース、コレ
クタに印加される電圧によって制御されることになるか
ら、いわゆるトランジスタ効果が生じることになる。
クタに印加される電圧によって制御されることになるか
ら、いわゆるトランジスタ効果が生じることになる。
ベースとコレクタの間のコレクタバリアは、高いエネル
ギーを持たないベース中の電子が、コレクタに到達して
、ホットエレクトロンに混入するのを防くために形成さ
れている。
ギーを持たないベース中の電子が、コレクタに到達して
、ホットエレクトロンに混入するのを防くために形成さ
れている。
このＨＥＴにおいては、ベース領域に注入されたホット
エレクトロンが、ベース領域中の不純物によって散乱を
受け、エネルギーを失ってコレクタバリアを越えられな
くなって電流利得が低下するのを防くために、ベース層
の不純物濃度を１×１０１８７ｃｍ３程度に抑え、ベー
ス層の厚さを３００人程０に抑えている。
エレクトロンが、ベース領域中の不純物によって散乱を
受け、エネルギーを失ってコレクタバリアを越えられな
くなって電流利得が低下するのを防くために、ベース層
の不純物濃度を１×１０１８７ｃｍ３程度に抑え、ベー
ス層の厚さを３００人程０に抑えている。
他方、ベース層の不純物濃度とベース層の厚さをこのよ
うに選択すると、ベース抵抗が高くなり、電流利得や高
速動作に悪影響を与えることになるから、特に、ベース
からベース電極を低抵抗で引き出すための工夫が必要で
ある。
うに選択すると、ベース抵抗が高くなり、電流利得や高
速動作に悪影響を与えることになるから、特に、ベース
からベース電極を低抵抗で引き出すための工夫が必要で
ある。
第３図は、ＲＨＥＴの動作原理を示すエネルギーバンド
図である。
図である。
ＲＨＥＴは、第３図のエネルギーバンド図から明らかな
ように、第２図によって説明したＨＥＴとは、そのエミ
ッタベース間のバリアに量子井戸が形成されている点で
異なっている。
ように、第２図によって説明したＨＥＴとは、そのエミ
ッタベース間のバリアに量子井戸が形成されている点で
異なっている。
この量子井戸の幅が電子の波長程度まで狭くなると電子
の波動性が現れ、電子の波の節の部分が井戸の両端に一
致するような波長をもつ電子のみが井戸内に存在でき、
また、一つのポテンシャル障壁の幅が広いときは、電子
はこの障壁によって遮られて透過できないが、障壁の幅
が電子の波長程度まで狭くなると、電子はこの障壁をト
ンネル現象によって透過できるようになる。
の波動性が現れ、電子の波の節の部分が井戸の両端に一
致するような波長をもつ電子のみが井戸内に存在でき、
また、一つのポテンシャル障壁の幅が広いときは、電子
はこの障壁によって遮られて透過できないが、障壁の幅
が電子の波長程度まで狭くなると、電子はこの障壁をト
ンネル現象によって透過できるようになる。
これら２つの効果を組み合わせた効果が共鳴トンネリン
グ効果と称されている。
グ効果と称されている。
このように、ＲＨＥＴはＨＥＴにおいて、ベース領域へ
の電子の注入に、電子の波の共鳴現象を付加したものに
相当し、本発明の対象であるベース電極、あるいはエミ
ッタ電極の抵抗に関してはＨＥＴと同様な問題を有して
いる。
の電子の注入に、電子の波の共鳴現象を付加したものに
相当し、本発明の対象であるベース電極、あるいはエミ
ッタ電極の抵抗に関してはＨＥＴと同様な問題を有して
いる。
〔従来の技術］
本発明について説明するに先立って、従来公知のホット
エレクトロントランジスタ（ＨＥＴ）について説明する
。
エレクトロントランジスタ（ＨＥＴ）について説明する
。
第４図は、従来公知のＨＥＴの１例の断面図である。
この図において、１はＩｎＰ基板、２はｎ型１ｎＧａＡ
ｓコレクタ層、３はｉ型Ｉｎ（Ａｊ２Ｇａ）Ａｓコレク
タバリア層、４はｎ型ＩｎＧａＡＳベース層、５はｉ型
ＩｎＡｆＡｓエミッタバリア層、６はｎ型１ｎＧａＡｓ
工ミツタ層、７はＣｒ ／ Ａ ｕエミッタ電極、８は
ＳｉＯ□サイドウオール、９はＣｒ ／ Ａ ｕ ベー
ス電極、ｌＯはＣｒ／Ａｕコレクタ電極１０である。
ｓコレクタ層、３はｉ型Ｉｎ（Ａｊ２Ｇａ）Ａｓコレク
タバリア層、４はｎ型ＩｎＧａＡＳベース層、５はｉ型
ＩｎＡｆＡｓエミッタバリア層、６はｎ型１ｎＧａＡｓ
工ミツタ層、７はＣｒ ／ Ａ ｕエミッタ電極、８は
ＳｉＯ□サイドウオール、９はＣｒ ／ Ａ ｕ ベー
ス電極、ｌＯはＣｒ／Ａｕコレクタ電極１０である。
第４図に示されたＨＥＴにおいては、ＩｎＰ基板１上に
、厚さ３０００人程度０ｎ型Ｉ ｎＧａＡＳのコレクタ
層２、厚さ２０００人程度０ｉ型Ｉｎ （，１ｅＧａ）
Ａｓのコレクタバリア層３、厚さ３００人程０にｎ型Ｉ
ｎＧａＡｓのベース層４、厚さ１００人程０のｉ型Ｉ
ｎ、＋６！！、Ａｓエミッタバリ７層５、厚さ２００
０人程度０ｉ型１ｎＣｒａＡＳのエミッタ層６、Ｃｒ／
Ａｕ（エミッタ層に接するＣｒが２００人、その上に積
層されるＡｕが３０００人）のエミッタ電極７が積層さ
れ、エミッタ電極７、エミッタ層６、エミッタバリア層
５、ベース層４の一部が島状に選択的に除去されて、ベ
ース層４の一部の表面が露出され、除去されないで残置
された島状領域の周囲にＳｉｎ、からなるサイドウオー
ル８が形成され、また、コレクタバリア層３、コレクタ
層２の一部が選択的に除去されて、コレクタ層２の一部
の表面が露出され、このコレクタ層２の露出表面上にＣ
ｒ／Ａｕのコレクタ電極１０が、また、ベース層４の露
出表面上の前記サイドウオール８の外側にＣｒ ／ Ａ
ｕ（ベース層に接するＣｒが２００人、その上に積層
されるＡｕが３０００人）のベース電極９が形成されて
いる。
、厚さ３０００人程度０ｎ型Ｉ ｎＧａＡＳのコレクタ
層２、厚さ２０００人程度０ｉ型Ｉｎ （，１ｅＧａ）
Ａｓのコレクタバリア層３、厚さ３００人程０にｎ型Ｉ
ｎＧａＡｓのベース層４、厚さ１００人程０のｉ型Ｉ
ｎ、＋６！！、Ａｓエミッタバリ７層５、厚さ２００
０人程度０ｉ型１ｎＣｒａＡＳのエミッタ層６、Ｃｒ／
Ａｕ（エミッタ層に接するＣｒが２００人、その上に積
層されるＡｕが３０００人）のエミッタ電極７が積層さ
れ、エミッタ電極７、エミッタ層６、エミッタバリア層
５、ベース層４の一部が島状に選択的に除去されて、ベ
ース層４の一部の表面が露出され、除去されないで残置
された島状領域の周囲にＳｉｎ、からなるサイドウオー
ル８が形成され、また、コレクタバリア層３、コレクタ
層２の一部が選択的に除去されて、コレクタ層２の一部
の表面が露出され、このコレクタ層２の露出表面上にＣ
ｒ／Ａｕのコレクタ電極１０が、また、ベース層４の露
出表面上の前記サイドウオール８の外側にＣｒ ／ Ａ
ｕ（ベース層に接するＣｒが２００人、その上に積層
されるＡｕが３０００人）のベース電極９が形成されて
いる。
このＨＥＴにおいては、エミッタ層とベース層の間を、
ＳｉＯ□のサイドウオール８によって分離し、サイドウ
オール８の厚さを０．２〜０．３μｍ程度に薄くするこ
とによって、ベース電極９をベース層４に接近して形成
してベース抵抗を低減している。
ＳｉＯ□のサイドウオール８によって分離し、サイドウ
オール８の厚さを０．２〜０．３μｍ程度に薄くするこ
とによって、ベース電極９をベース層４に接近して形成
してベース抵抗を低減している。
このサイドウオール８を形成する方法としては、前記の
ように、エミッタ電極７、エミッタ層６、エミッタバリ
ア層５、ベース層４の一部を除去した際残置された島状
領域の上面及び周囲にＣＶＤ法等によってＳｉｎ、を付
着させる方法が採られ、その場合、この島状領域の上面
に付着されたＳｉＯ２の厚さとほぼ同じ厚さの５ｉＯｚ
サイドウオール８が形成されるから、サイドウオールの
厚さを容易に制御することができ、このサイドウオール
を介してベース電極をセルファラインして形成できるか
ら、ベース電極９とベース層４の間隔を高精度で接近さ
せて形成できる。
ように、エミッタ電極７、エミッタ層６、エミッタバリ
ア層５、ベース層４の一部を除去した際残置された島状
領域の上面及び周囲にＣＶＤ法等によってＳｉｎ、を付
着させる方法が採られ、その場合、この島状領域の上面
に付着されたＳｉＯ２の厚さとほぼ同じ厚さの５ｉＯｚ
サイドウオール８が形成されるから、サイドウオールの
厚さを容易に制御することができ、このサイドウオール
を介してベース電極をセルファラインして形成できるか
ら、ベース電極９とベース層４の間隔を高精度で接近さ
せて形成できる。
なお、ベース電極９とエミッタ電極７の材料として、通
常低抵抗電極として用いられているＡｕＧ ｅ ／ Ａ
ｕを用いると、ベース電極の形成後に３５０°Ｃ程度
の熱処理工程が加わると、３００人程０の薄いベース層
と合金化してコレクターベース間を短絡したり、電流の
リークを生じるため、このような現象が生じない非合金
性のＣｒ ／ Ａ ｕ電極が使われている。
常低抵抗電極として用いられているＡｕＧ ｅ ／ Ａ
ｕを用いると、ベース電極の形成後に３５０°Ｃ程度
の熱処理工程が加わると、３００人程０の薄いベース層
と合金化してコレクターベース間を短絡したり、電流の
リークを生じるため、このような現象が生じない非合金
性のＣｒ ／ Ａ ｕ電極が使われている。
しかしながら、このＨＥＴを実際に使用すると、ＨＥＴ
の動作上最適値とされているベース領域の不純物（Ｓｉ
）１度（Ｉ Ｘ １０１ｆｉ／ｃｍ’程度）では、Ｃｒ
／ Ａ ｕ電極の、低温（７７Ｋ）でのコンタクト抵
抗が１０−４Ωｃｍ２程度と高くなってＨＥＴの高速化
の妨げとなる。
の動作上最適値とされているベース領域の不純物（Ｓｉ
）１度（Ｉ Ｘ １０１ｆｉ／ｃｍ’程度）では、Ｃｒ
／ Ａ ｕ電極の、低温（７７Ｋ）でのコンタクト抵
抗が１０−４Ωｃｍ２程度と高くなってＨＥＴの高速化
の妨げとなる。
また、ベース電極のコンタクト抵抗を低減するためにベ
ース層の不純物濃度を高くすると、ベース層に注入され
たホットエレクトロンが、この不純物によって散乱され
て速度を失い、電流利得が低下するという相拮抗する問
題があった。
ース層の不純物濃度を高くすると、ベース層に注入され
たホットエレクトロンが、この不純物によって散乱され
て速度を失い、電流利得が低下するという相拮抗する問
題があった。
本発明は、ベース層の不純物濃度を低くし、ベース層の
厚さを薄くしてＨＥＴの最適動作条件を維持しながら、
ベース層とベース電極の間、あるいは、エミッタ層とエ
ミッタ電極の間のコンタクト抵抗を低減することによっ
て、電流利得が大きく高速動作が可能なＨＥＴ、ＲＨＥ
Ｔ等の高速半導体装置を提供することを巨的とする。
厚さを薄くしてＨＥＴの最適動作条件を維持しながら、
ベース層とベース電極の間、あるいは、エミッタ層とエ
ミッタ電極の間のコンタクト抵抗を低減することによっ
て、電流利得が大きく高速動作が可能なＨＥＴ、ＲＨＥ
Ｔ等の高速半導体装置を提供することを巨的とする。
本発明にかかる、化合物半導体よりなる高速半導体装置
においては、ベース層とベース電極の間に、ベース層と
同種またはその格子定数に近似した格子定数を有する高
不純物濃度の半導体材料層を介在させることとした。
においては、ベース層とベース電極の間に、ベース層と
同種またはその格子定数に近似した格子定数を有する高
不純物濃度の半導体材料層を介在させることとした。
また、本発明にかかる、化合物半導体からなる高速半導
体装置の製造方法においては、半導体基板上に、コレク
タ層、コレクタバリア層、ベース層、エミッタバリア層
、エミッタ層、及び第１の絶縁体からなるダミーエミッ
タ電極層を積層し、選択された島状頭載以外の該ダミー
エミッタ電極層、エミッタ層、エミッタバリア層を除去
してベース層の表面を露出し、該選択され、残置された
島状領域の周囲に第２の絶縁体からなるサイドウオール
を形成し、該サイドウオール内にある第１の絶縁体から
なるダミーエミッタ電極層を選択的に除去してエミッタ
層の表面を露出し、先の工程によって露出したベース層
とこの工程によって露出したエミッタ層の上にそれぞれ
の層を構成する半導体材料と同種またはその格子定数に
近似した格子定数を有する高不純物濃度の半導体材料層
を成長し、さらにその上にＣｒ ／ Ａ ｕの層を形成
して、サイドウオールの内側にエミッタ電極を、サイド
ウオールの外側にベース電極を形成することとした。
体装置の製造方法においては、半導体基板上に、コレク
タ層、コレクタバリア層、ベース層、エミッタバリア層
、エミッタ層、及び第１の絶縁体からなるダミーエミッ
タ電極層を積層し、選択された島状頭載以外の該ダミー
エミッタ電極層、エミッタ層、エミッタバリア層を除去
してベース層の表面を露出し、該選択され、残置された
島状領域の周囲に第２の絶縁体からなるサイドウオール
を形成し、該サイドウオール内にある第１の絶縁体から
なるダミーエミッタ電極層を選択的に除去してエミッタ
層の表面を露出し、先の工程によって露出したベース層
とこの工程によって露出したエミッタ層の上にそれぞれ
の層を構成する半導体材料と同種またはその格子定数に
近似した格子定数を有する高不純物濃度の半導体材料層
を成長し、さらにその上にＣｒ ／ Ａ ｕの層を形成
して、サイドウオールの内側にエミッタ電極を、サイド
ウオールの外側にベース電極を形成することとした。
（作用］
Ｃｒ ／ Ａ ｕのような非合金性の電極を用いる場合
は、半導体層とこの電極金属との間に０．１５ｅＶ程度
のショットキ障壁が生じる。
は、半導体層とこの電極金属との間に０．１５ｅＶ程度
のショットキ障壁が生じる。
この電極が、例えば３００に程度の常温下に置かれると
、電子が熱的に励起されてこのショットキ障壁をたやす
く越えることができるから特にコンタクト抵抗に問題は
生じないが、ＨＥＴやＲＨＥＴのように、ベース層の電
子が熱励起されてコレクタに走行しないようにするため
、７７に程度の低温下で使用される場合は、ショットキ
障壁のトンネル電流に軌ることになり、コンタクト抵抗
が高くなる。
、電子が熱的に励起されてこのショットキ障壁をたやす
く越えることができるから特にコンタクト抵抗に問題は
生じないが、ＨＥＴやＲＨＥＴのように、ベース層の電
子が熱励起されてコレクタに走行しないようにするため
、７７に程度の低温下で使用される場合は、ショットキ
障壁のトンネル電流に軌ることになり、コンタクト抵抗
が高くなる。
しかし、半導体層の不純物濃度を高くすると半導体層と
電極との境界のショットキ障壁の幅が狭くなって、トン
ネル効果が生じやす（なってコンタクト抵抗が低減する
ことになる。
電極との境界のショットキ障壁の幅が狭くなって、トン
ネル効果が生じやす（なってコンタクト抵抗が低減する
ことになる。
したがって、ＨＥＴあるいはＲＨＥＴ等の高速半導体装
置において、ベース層、あるいはベース層とエミッタ層
と、それぞれの電極の間に、高不純物濃度の半導体層を
介在させると、ベース電極のコンタクト抵抗、あるいは
エミッタ電極のコンタクト抵抗を低減することができる
。
置において、ベース層、あるいはベース層とエミッタ層
と、それぞれの電極の間に、高不純物濃度の半導体層を
介在させると、ベース電極のコンタクト抵抗、あるいは
エミッタ電極のコンタクト抵抗を低減することができる
。
また、サイドウオールを介してベース電極をセルファラ
イン的に形成すると、ベース電極をベース層と接近させ
て形成することができるから、容易に再現性よく低抵抗
のベース電極を形成することができる。
イン的に形成すると、ベース電極をベース層と接近させ
て形成することができるから、容易に再現性よく低抵抗
のベース電極を形成することができる。
以下、本発明の実施例を図面に基づいて説明する。
第１図（ａ）〜（ｄ）は、本発明の詳細な説明するため
の製造工程図である。
の製造工程図である。
この図においてミ１１はＩｎＰ基板、１２はｎ型ＩｎＧ
ａＡｓのコレクタ層、１３はｉ型Ｉｎ（ＡｆＧａ）Ａｓ
のコレクタバリア層、１４はｎ型１ｎＧａＡｓのベース
層、１５はｉ型１ ｎＡ／２Ａｓエミッタバリア層、１
６はｎ型１ ｎＧａＡｓのエミッタ層、１７はＳｉ３Ｎ
４層、１８はＳｉＯ２からなるサイドウオール、１９は
ｎ” −ＩｎＧａＡｓ層、２０はＣｒ／Ａｕベース電極
、２１はＣｒ ／ Ａ ｕコレクタ電極である。
ａＡｓのコレクタ層、１３はｉ型Ｉｎ（ＡｆＧａ）Ａｓ
のコレクタバリア層、１４はｎ型１ｎＧａＡｓのベース
層、１５はｉ型１ ｎＡ／２Ａｓエミッタバリア層、１
６はｎ型１ ｎＧａＡｓのエミッタ層、１７はＳｉ３Ｎ
４層、１８はＳｉＯ２からなるサイドウオール、１９は
ｎ” −ＩｎＧａＡｓ層、２０はＣｒ／Ａｕベース電極
、２１はＣｒ ／ Ａ ｕコレクタ電極である。
本発明の実施例の主要工程を製造工程図にそって説明す
る。
る。
第１工程（第１図（ａ）参照）
ＩｎＰ基板１１上に、厚さ３０００人程度０ｎ型ＩｎＧ
ａＡｓのコレクタ層１２、厚さ２０００人程度０ｉ型Ｉ
ｎ （ＡｆＧａ）Ａｓのコレクタバリア層１３、厚さ３
００人程スルｎ型ＩｎＧａＡｓのベース層１４、厚さ１
００人程スルｉ型ＩｎＡｊ２Ａｓエミッタバリア層１５
、厚さ２０００人程度０ｉ型Ｉ ｎＧａＡｓのエミッタ
層１６、厚さ３０００人程度０ｎｉ、Ｎ４層１７を、Ｃ
ＶＤ法等の適宜の方法によって積層する。
ａＡｓのコレクタ層１２、厚さ２０００人程度０ｉ型Ｉ
ｎ （ＡｆＧａ）Ａｓのコレクタバリア層１３、厚さ３
００人程スルｎ型ＩｎＧａＡｓのベース層１４、厚さ１
００人程スルｉ型ＩｎＡｊ２Ａｓエミッタバリア層１５
、厚さ２０００人程度０ｉ型Ｉ ｎＧａＡｓのエミッタ
層１６、厚さ３０００人程度０ｎｉ、Ｎ４層１７を、Ｃ
ＶＤ法等の適宜の方法によって積層する。
その後、５ｉｓＮ４層１７をフォトリソグラフィー技術
を用いて島状領域を残して選択的に除去し、この島状の
５ｉｚＮ、層１７をマスクにして、ｎ型ＩｎＧａＡｓの
エミッタ層１６とｉ型１ｎＡＩＡｓエミ・ツタバリア層
１５をエツチングしてその周囲にベース層１４の面を出
す。
を用いて島状領域を残して選択的に除去し、この島状の
５ｉｚＮ、層１７をマスクにして、ｎ型ＩｎＧａＡｓの
エミッタ層１６とｉ型１ｎＡＩＡｓエミ・ツタバリア層
１５をエツチングしてその周囲にベース層１４の面を出
す。
第２工程（第１図（ｂ）参照）
第１工程において除去されないで残置された領域の上部
および周囲に、厚さ０．２〜０．３μｍ程度のＳｉＯ□
をＣＶＤ法によって形成した後、４ＰａのＣＨＦ、中で
１００Ｗ程度のＲＩＥを行ってＳｉｎ、層の上面を選択
的に除去して、Ｓｉ３Ｎ４層のダミーエミッタ電極をつ
けたＳｉＯ□からなるサイドウオール１８を形成する。
および周囲に、厚さ０．２〜０．３μｍ程度のＳｉＯ□
をＣＶＤ法によって形成した後、４ＰａのＣＨＦ、中で
１００Ｗ程度のＲＩＥを行ってＳｉｎ、層の上面を選択
的に除去して、Ｓｉ３Ｎ４層のダミーエミッタ電極をつ
けたＳｉＯ□からなるサイドウオール１８を形成する。
その後、３ＰａのＮＦ、中で５０Ｗ程度の１Ｅを行って
、ＳｉＯ□に殆ど損傷を与えないでＳｉ、Ｎ、だけを除
去する。
、ＳｉＯ□に殆ど損傷を与えないでＳｉ、Ｎ、だけを除
去する。
その後、ＩｎＧａＡｓベース層１４上、および、ＩｎＧ
ａＡｓエミッタ層１６上に、ＭＢＥ法あるいはＭＯＣＶ
Ｄ法によってｎ”−１ｎＧａＡｓ層１９を形成する。
ａＡｓエミッタ層１６上に、ＭＢＥ法あるいはＭＯＣＶ
Ｄ法によってｎ”−１ｎＧａＡｓ層１９を形成する。
ＭＯＣＶＤ法による場合は、ｎ”−ＩｎＧａＡＳ層１９
がＩｎＧａＡｓの上にだけ形成され、Ｓｉｏ２の上には
形成されない条件を与えることができる。
がＩｎＧａＡｓの上にだけ形成され、Ｓｉｏ２の上には
形成されない条件を与えることができる。
また、ＭＢＥ法による場合は、選択性がないため、サイ
ドウオール側壁にもｎ”−ＩｎＧａＡｓが堆積されるが
、その部分では多結晶化するから漏洩電流等に特に障害
になることはない。
ドウオール側壁にもｎ”−ＩｎＧａＡｓが堆積されるが
、その部分では多結晶化するから漏洩電流等に特に障害
になることはない。
なお、このｎ”−１ｎＧａＡｓの代わりにｎ゛Ｉ ｎＡ
ｓも使用でき、バンドギャップがＩｎＧａＡｓよりも小
さいためより電気抵抗が低くさらに有効である。
ｓも使用でき、バンドギャップがＩｎＧａＡｓよりも小
さいためより電気抵抗が低くさらに有効である。
第３工程（第１図（Ｃ）参照）
第２工程によって形成されたｎ” −１ｎＧａＡｓ層１
９の上に、Ｃｒ／Ａｕ（Ｃｒが２００人、Ａｕが３００
０人）層２０を蒸着によって全面に形成する。
９の上に、Ｃｒ／Ａｕ（Ｃｒが２００人、Ａｕが３００
０人）層２０を蒸着によって全面に形成する。
ＣｒはＡｕとＩ ｎＧａＡｓの密着性を良くするために
介在させるものであり、Ｃｒの他にＴｉ等を使用するこ
ともできる。
介在させるものであり、Ｃｒの他にＴｉ等を使用するこ
ともできる。
この他に、Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ａｕも使用される
が、このＰｔは長期間にわたる信顧性が重視される場合
に、Ａｕの拡散を防ぐため挿入される。
が、このＰｔは長期間にわたる信顧性が重視される場合
に、Ａｕの拡散を防ぐため挿入される。
その後、サイドウオール１８の側壁に蒸着されたＣｒ／
Ａｕを、斜め方向から相対的に回転させながらＡｒを照
射するイオンミリングによって除去してエミッタとベー
スを確実に分離する。
Ａｕを、斜め方向から相対的に回転させながらＡｒを照
射するイオンミリングによって除去してエミッタとベー
スを確実に分離する。
第４工程（第１図（ｃｌ）参照）
サイドウオール１８の内側に形成されたＣｒ／Ａｕ層を
エミッタ電極２０とし、サイドウオール１８の外側に形
成されたＣ ｒ ／ Ａ ｕ層を、パターニングしてベ
ース電極２０とする。
エミッタ電極２０とし、サイドウオール１８の外側に形
成されたＣ ｒ ／ Ａ ｕ層を、パターニングしてベ
ース電極２０とする。
その後、ｎ゛−１ｎＧａＡｓ１ｉｌ ９、ベース層１４
、コレクタバリア層１３、コレクタ層１２の一部を除去
して、露出したコレクタ層１２の表面にＣｒ ／ Ａ
ｕコレクタ電極２１を形成する。
、コレクタバリア層１３、コレクタ層１２の一部を除去
して、露出したコレクタ層１２の表面にＣｒ ／ Ａ
ｕコレクタ電極２１を形成する。
〔発明の効果］
本発明にかかるＨＥＴあるいはＲＨＥＴ等の高速半導体
装置においては、エミッタとベース間が、厚さ０．２〜
０．３μｍ程度のＳｉｎ、のサイドウオール１８によっ
て分離され、エミッタ層とベース層とそれぞれの電極の
間に、ＨＥＴやＲＨＥＴの動作条件に関係なく、その不
純物濃度を５×１０１９程度まで高くできるｎ” −Ｉ
ｎＧａＡｓ層１９を介在させたから、エミッタ抵抗とベ
ース抵抗、特に、装置の高速動作に大きな影響を与える
ベース電極のコンタクト抵抗を７７にで１０−７Ωｃｍ
２程度まで低減でき、かつ、Ｃ−Ｂ間の電流のリークを
殆どなくすることができる。
装置においては、エミッタとベース間が、厚さ０．２〜
０．３μｍ程度のＳｉｎ、のサイドウオール１８によっ
て分離され、エミッタ層とベース層とそれぞれの電極の
間に、ＨＥＴやＲＨＥＴの動作条件に関係なく、その不
純物濃度を５×１０１９程度まで高くできるｎ” −Ｉ
ｎＧａＡｓ層１９を介在させたから、エミッタ抵抗とベ
ース抵抗、特に、装置の高速動作に大きな影響を与える
ベース電極のコンタクト抵抗を７７にで１０−７Ωｃｍ
２程度まで低減でき、かつ、Ｃ−Ｂ間の電流のリークを
殆どなくすることができる。
また、本発明にかかるＨＥＴ、ＲＨＥＴ等の高速半導体
装置の製造方法においては、サイドウオールを形成する
方法として、エミッタ電極、エミッタ層、エミッタバリ
ア層、ベース層を島状に残置した領域の周囲にＳｉＯ□
を被着する方法を採用したから、Ｓｉｎ、のサイドウオ
ールの幅を再現性よく形成でき、このサイドウオールを
介してベース電極をセルファライン的に形成できるため
、ベース層とベース電極の間隔を短縮することができ、
容易にコンタクト抵抗の低い電極を形成することができ
る。
装置の製造方法においては、サイドウオールを形成する
方法として、エミッタ電極、エミッタ層、エミッタバリ
ア層、ベース層を島状に残置した領域の周囲にＳｉＯ□
を被着する方法を採用したから、Ｓｉｎ、のサイドウオ
ールの幅を再現性よく形成でき、このサイドウオールを
介してベース電極をセルファライン的に形成できるため
、ベース層とベース電極の間隔を短縮することができ、
容易にコンタクト抵抗の低い電極を形成することができ
る。
また、ベース電極とエミッタ電極を一工程によって形成
することもできる。
することもできる。
本発明は、ＲＨＥＴについても同様の効果を奏すること
前叙のとおりである。
前叙のとおりである。
第１図（ａ）〜（ｄ）は、本発明の詳細な説明するため
の製造工程図、第２図は、化合物半導体を用いたＨＥＴ
の動作原理を示すエネルギーバンド図、第３図は、ＲＨ
ＥＴの動作原理を示すエネルギーバンド図、第４図は、
従来公知のＨＥＴの１例の断面図である。 １１−−−−Ｉ ｎ Ｐ基板、１２−ｎ型１ｎＧａＡｓ
のコレクタ層、１３−ｉ型１ ｎ （Ａｊ！Ｇａ）Ａｓ
のコレクタバリア層、１４− ｎ型１ ｎ Ｇ ａ Ａ
ｓのベース層、Ｉ ５−ｉ型１ ｎＡ１！Ａｓｘミッ
タバリア層、１６− ｎ型１ｎＧａＡｓのエミッタ層、
１７ ・−３ｉ、Ｎ、層、１８・・−３ｉｎｔからなる
サイドウオール、１９−ｎ” −１ｎＣｒａＡｓ層、２
０−〇 ｒ／ Ａ ｕベース電極、２１−Ｃｒ ／ Ａ
ｕコレクタ電極 （ａ） （ｂ） 本発明の詳細な説明するための製造工程図第１図 （Ｃ） （ｄ） 従来公知の）−ＩＥＴの１例の断面図 第４図
の製造工程図、第２図は、化合物半導体を用いたＨＥＴ
の動作原理を示すエネルギーバンド図、第３図は、ＲＨ
ＥＴの動作原理を示すエネルギーバンド図、第４図は、
従来公知のＨＥＴの１例の断面図である。 １１−−−−Ｉ ｎ Ｐ基板、１２−ｎ型１ｎＧａＡｓ
のコレクタ層、１３−ｉ型１ ｎ （Ａｊ！Ｇａ）Ａｓ
のコレクタバリア層、１４− ｎ型１ ｎ Ｇ ａ Ａ
ｓのベース層、Ｉ ５−ｉ型１ ｎＡ１！Ａｓｘミッ
タバリア層、１６− ｎ型１ｎＧａＡｓのエミッタ層、
１７ ・−３ｉ、Ｎ、層、１８・・−３ｉｎｔからなる
サイドウオール、１９−ｎ” −１ｎＣｒａＡｓ層、２
０−〇 ｒ／ Ａ ｕベース電極、２１−Ｃｒ ／ Ａ
ｕコレクタ電極 （ａ） （ｂ） 本発明の詳細な説明するための製造工程図第１図 （Ｃ） （ｄ） 従来公知の）−ＩＥＴの１例の断面図 第４図
Claims (4)
- （１）、化合物半導体よりなり、ベース層とベース電極
の間に、ベース層と同種またはその格子定数に近似した
格子定数を有する高不純物濃度の半導体材料層を介在さ
せたことを特徴とする高速半導体装置。 - （２）、化合物半導体よりなり、ベース層とベース電極
の間、および、エミッタ層とエミッタ電極の間に、それ
ぞれの層を構成する半導体材料と同種またはその格子定
数に近似した格子定数を有する高不純物濃度の半導体材
料層を介在させたことを特徴とする高速半導体装置。 - （３）、化合物半導体よりなるベース層とエミッタ層の
上に、それぞれの層を構成する半導体材料と同種または
その格子定数に近似した格子定数を有する高不純物濃度
の半導体材料層を成長し、それぞれの高不純物濃度の半
導体材料層の上に電極材料を同時に被着して、ベース電
極とエミッタ電極を同一工程によって形成することを特
徴とする高速半導体装置の製造方法。 - （４）、半導体基板上に、化合物半導体よりなるコレク
タ層、コレクタバリア層、ベース層、エミッタバリア層
、エミッタ層、及び第１の絶縁体からなるダミーエミッ
タ電極層を積層し、選択された島状領域以外の該ダミー
エミッタ電極層、エミッタ層、エミッタバリア層を除去
してベース層の表面を露出し、該選択され、残置された
島状領域の周囲に第２の絶縁体からなるサイドウォール
を形成し、該サイドウォール内にある第１の絶縁体から
なるダミーエミッタ電極層を選択的に除去してエミッタ
層の表面を露出し、先の工程によって露出したベース層
とこの工程によって露出したエミッタ層の上にそれぞれ
の層を構成する半導体材料と同種またはその格子定数に
近似した格子定数を有する高不純物濃度の半導体材料層
を成長し、さらにその上にＣｒ／Ａｕの層を形成して、
サイドウォールの内側にエミッタ電極を、サイドウォー
ルの外側にベース電極を形成することを特徴とする高速
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22541890A JPH04107970A (ja) | 1990-08-29 | 1990-08-29 | 高速半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22541890A JPH04107970A (ja) | 1990-08-29 | 1990-08-29 | 高速半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107970A true JPH04107970A (ja) | 1992-04-09 |
Family
ID=16829063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22541890A Pending JPH04107970A (ja) | 1990-08-29 | 1990-08-29 | 高速半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107970A (ja) |
-
1990
- 1990-08-29 JP JP22541890A patent/JPH04107970A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2590842B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| WO2007058265A1 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| JP2015211182A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH04107970A (ja) | 高速半導体装置及びその製造方法 | |
| JP5329315B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20230163193A1 (en) | Heterojunction Bipolar Transistor and Method of Manufacturing the Same | |
| JP2001230261A (ja) | 半導体装置及びその製造方法 | |
| JP3260502B2 (ja) | 電子放出素子 | |
| US20240194561A1 (en) | Hetero-junction bipolar transistor and method of manufacturing the same | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3139003B2 (ja) | 共鳴トンネリングダイオードの製造方法 | |
| JPS62152165A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2017191865A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH0550858B2 (ja) | ||
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001308348A (ja) | 半導体サージ防護素子及びその製造方法、並びにそれを用いた電子回路 | |
| JP3113262B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JP4354192B2 (ja) | ホットエレクトロントランジスタ、及びその製造方法 | |
| JP2770586B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2005093976A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH0373540A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH01251659A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |