JPH04107943A - Semiconductor wafer-probing method - Google Patents

Semiconductor wafer-probing method

Info

Publication number
JPH04107943A
JPH04107943A JP22759290A JP22759290A JPH04107943A JP H04107943 A JPH04107943 A JP H04107943A JP 22759290 A JP22759290 A JP 22759290A JP 22759290 A JP22759290 A JP 22759290A JP H04107943 A JPH04107943 A JP H04107943A
Authority
JP
Japan
Prior art keywords
chips
semiconductor wafer
defective
good
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22759290A
Other languages
Japanese (ja)
Inventor
Yasuyuki Mochizuki
望月 安亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP22759290A priority Critical patent/JPH04107943A/en
Publication of JPH04107943A publication Critical patent/JPH04107943A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve a fraction non-defective by adding an operational control function capable of detecting the generation of a defective caused by an exposure in a PR process or a control software for determining abnormality to a semiconductor wafer prober. CONSTITUTION:In wafer probing for measuring characteristics of a semiconductor wafer 7 formed by the use of a probe card 8 or probe needle and by repeated baking of a pattern corresponding simultaneously to a plurality of chips and for determining whether the semiconductor wafer is good or not, the fraction defective of chips existing in a common place out of many chips baked on the semiconductor wafer 7 and the fraction defective of the other chips baked simultaneously are compared with each other for the purpose of determining or recognizing whether the chips existing in the common place are good or not. Or the defective distribution coordinates of many chips baked on the semiconductor wafer 7 are stored and it is determined or recognized based on the stored contents whether chips existing in a specific common place are good or not. Thus, it is possible to eliminate the succeeding generation of defectives and to improve a fraction non-defective.

Description

【発明の詳細な説明】 庄1」Jlt肛分夏= 本発明は、半導体ウェーハプロービング方法に関し、特
に同時に複数のチップに対応するパターンをレチクル等
を用いて繰り返し焼き付けしてなる半導体ウェーハにお
ける多数のチップのうち、レチクル等の共通箇所に対応
するチップの良否を判定する方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor wafer probing method, and particularly to a method for probing a semiconductor wafer, particularly for probing a large number of chips on a semiconductor wafer by repeatedly printing patterns corresponding to a plurality of chips at the same time using a reticle or the like. The present invention relates to a method for determining the quality of chips that correspond to common locations such as reticles among chips.

従来旦伎斂 従来、この種の半導体ウェーハブロービングの動作制御
は、第4図に示すように、半導体ウェーハ7に焼き付け
された多数のチップ7 a t  7 b・・・を左か
ら右へ、あるいは右から左へ装置固有の単一方向連続測
定たけとなっており、制御ソフトウェアの機能には、連
続不良発生時の停止機能および不良分布図出力機能が付
加されていたが、それぞれの機能は独立したものとなっ
ていた。
Conventionally, in the operation control of this type of semiconductor wafer blobbing, as shown in FIG. 4, a large number of chips 7 a t 7 b . Or, from right to left, it is a device-specific unidirectional continuous measurement, and the control software has a stop function when continuous failures occur and a failure distribution map output function, but each function is It had become independent.

Bが ゛よ”  ; ところで、上記の従来の半導体ウェーノ\プローバは、
動作制御が単一方向の連続測定のみとなっており、制御
ソフトウェアは不良分布図出力機能と、連続不良発生時
停止機能が独立した機能となっているため、PR工程で
2チップ以上を同時に露光するレチクルを使用した焼き
付は露光での、露光ごとのレチクル上の共通したチップ
の不良が多発した場合の認識ができないという欠点があ
った。
By the way, the conventional semiconductor wafer prober mentioned above is
Operation control is limited to continuous measurement in a single direction, and the control software has independent functions to output a defect distribution map and a function to stop when continuous defects occur, so it is possible to expose two or more chips at the same time in the PR process. Printing using a reticle has the disadvantage that it is impossible to recognize when a common chip defect occurs frequently on the reticle during each exposure.

本発明が解決しようとするPR工程での露光起因による
不良発生メカニズムを第5図に示す。すなわち、レチク
ル9に形成された4つのチップパターン10a〜10d
を半導体ウェーハ7にステップアンドリピートにより露
光する場合、万一、一部のチップパターン10dに欠陥
があると、半導体ウェーハ7に焼き付けられたすべての
チップパターン10dに対応するチップに欠陥が発生す
る。
FIG. 5 shows the defect occurrence mechanism due to exposure in the PR process, which the present invention aims to solve. That is, four chip patterns 10a to 10d formed on the reticle 9
When exposing the semiconductor wafer 7 to light by step-and-repeat, if some of the chip patterns 10d are defective, defects will occur in the chips corresponding to all the chip patterns 10d printed on the semiconductor wafer 7.

=       −めの 本発明の半導体ウェーハプロービング方法は、PR工程
で使用するレチクル構成を記憶するパラメータと、異常
判定停止基準と不良分布座標記憶メモリをもち、これに
より動作を制御する制御システムまたは不良分布座標内
の判定結果から、レチクル内のチップ単位の良否数を算
出する制御ソフトウェアで構成されている。
The semiconductor wafer probing method of the present invention has a parameter for storing the reticle configuration used in the PR process, an abnormality determination stop criterion, and a defect distribution coordinate storage memory, and a control system or defect distribution for controlling the operation. It consists of control software that calculates the number of pass/fail for each chip within the reticle from the determination results within the coordinates.

すなわち、(1)プローブカードまたはプローブニード
ルを使用し、同時に複数のチップに対応するパターンを
繰り返し焼き付けしてなる半導体ウェーハの特性を測定
し、良否判定をするウェーハプロービングにおいて、半
導体ウェーハに焼き付けされた多数のチップのうち、共
通箇所のチップの不良率と他の同時に焼き付けされたチ
ップの不良率とを比較して前記共通箇所のチップの良否
を判定もしくは認識することを特徴とする半導体ウェー
ハプロービング方法、(2)プローブカードまたはプロ
ーブニードルを使用し、同時に複数のチップに対応する
パターンを繰り返し焼き付けしてなる半導体ウェーハの
特性を測定し良否判定をするウェーハプロービングにお
いて、半導体ウェーハに焼き付けられた多数のチップの
不良分布座標を記憶しておき、その記憶内容に基づいて
特定の共通箇所のチップの良否を判定もしくは認識する
ことを特徴とする半導体ウェーハプロービング方法。
That is, (1) Wafer probing involves repeatedly printing patterns corresponding to multiple chips at the same time using a probe card or probe needle to measure the characteristics of a semiconductor wafer and judge whether it is good or bad. A semiconductor wafer probing method characterized by comparing the defective rate of chips in a common area among a large number of chips with the defective rate of other chips printed at the same time to determine or recognize the acceptability of the chips in the common area. , (2) In wafer probing, which uses a probe card or probe needle to repeatedly print patterns corresponding to multiple chips at the same time to measure the characteristics of a semiconductor wafer and determine its acceptability, a large number of patterns printed on a semiconductor wafer are used. A semiconductor wafer probing method characterized by storing defective distribution coordinates of chips and determining or recognizing the quality of chips at a specific common location based on the stored contents.

岨 上記の構成によると、半導体ウエーハプローバで1ウエ
ーハを測定する順序を、レチクル構成を記憶したパラメ
ータに従い、同一のレチクル内のチップで焼き付は露光
されたウェーハ上のチップを連続して測定することがで
き、レチクル上のチップで共通に焼き付は露光されたチ
ップに不良が連続した場合に異常を認識することができ
る。
According to the above configuration, the order in which one wafer is measured with the semiconductor wafer prober is determined by the parameters in which the reticle configuration is stored, and the chips on the exposed wafer are successively measured for chips in the same reticle. Burn-in is common among chips on a reticle, and an abnormality can be recognized when exposed chips continue to have defects.

また、レチクル内のチップ単位に良否数を算出する制御
ソフトウェアを使用すると、1ウエーハの測定が完了す
るたびに、この制御ソフトウェアが起動し、不良分布座
標記憶メモリからレチクル内のチップに対応した単位で
累積結果を算出する。
In addition, if you use control software that calculates the number of pass/fail for each chip in the reticle, each time the measurement of one wafer is completed, this control software will start up and calculate the number of passes/fails for each chip in the reticle from the defect distribution coordinate memory memory. Calculate the cumulative result.

この累積結果の最大値と最小値の比が前もって設定され
ている異常判定停止基準内であるかどうかを判定し、も
し停止基準内であれば半導体ウェーハブローバを停止す
ることで異常を認識することができる。
It is determined whether the ratio of the maximum value and the minimum value of this cumulative result is within the abnormality judgment stop criteria set in advance, and if it is within the stop criteria, the semiconductor wafer blower is stopped and an abnormality is recognized. I can do it.

災l桝 以下、本発明について図面を参照して説明する。disaster Hereinafter, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例の動作図である。1〜6は6
面付はレチクル上のそれぞれのチップパターンに対応し
て、ウェーハ7上に露光されたチップである。
FIG. 1 is an operational diagram of an embodiment of the present invention. 1-6 is 6
The surface-mounted chips are exposed on the wafer 7 in correspondence with each chip pattern on the reticle.

第2図はプローブカード8を使用したウェーハ7の測定
時の概略斜視図で、本発明の半導体ウェーハプロービン
グ方法は、第1図に示す測定順序でウェーハを測定して
いく。測定順序は、ウェーハプローバ内に保持されたレ
チクル構成パラメー夕により動作を制御され、第1図に
示すチップ1だけを順番に測定していき、以下同様に順
次チップ2〜6まで測定していく。
FIG. 2 is a schematic perspective view of the wafer 7 measured using the probe card 8. In the semiconductor wafer probing method of the present invention, the wafer is measured in the measurement order shown in FIG. The measurement order is controlled by the reticle configuration parameters held in the wafer prober, and only chip 1 shown in FIG. 1 is measured in order, and chips 2 to 6 are similarly measured in sequence. .

この実施例によれば、同一のレチクル上のチップパター
ンで露光されたウェーハ上のチップ1だけを連続して測
定できるので、PR工程での露光起因による不良をウェ
ーハプローバの連続不良停止機能により認識できるとい
う利点がある。
According to this embodiment, only chip 1 on the wafer exposed with the chip pattern on the same reticle can be continuously measured, so defects caused by exposure in the PR process can be recognized by the continuous defect stop function of the wafer prober. It has the advantage of being possible.

災息桝2 第3図は本発明の第2実施例の半導体ウェーハプロービ
ング方法について説明するための半導体ウェーハプロー
バに内蔵された不良分布座標記憶メモリ内に保持された
1ウエーハ7の不良分布図である。
Disaster Box 2 FIG. 3 is a defect distribution diagram of one wafer 7 held in the defect distribution coordinate storage memory built into the semiconductor wafer prober for explaining the semiconductor wafer probing method of the second embodiment of the present invention. be.

第3図で、レチクル上の同一チップパターンで露光され
たチップ1に対応するチップ座標の良品の累積は、 1 ・・・・・・Σ Σ (x+Ia、  y+jb)
           (1)1=Q  J=0 同様に2・・・・・・ΣΣ(x+l+ia、 y+jb
)     ■1=OJ=0 で求められる。
In Figure 3, the cumulative number of good products at the chip coordinates corresponding to chip 1 exposed with the same chip pattern on the reticle is 1...ΣΣ(x+Ia, y+jb)
(1) 1=Q J=0 Similarly, 2...ΣΣ(x+l+ia, y+jb
) ■1=OJ=0.

ここで、(a、b)はレチクル構成ハラメータ(n、m
)は記憶メモリ最大座標を(a、b)で割った値である
Here, (a, b) are reticle configuration harameters (n, m
) is the value obtained by dividing the storage memory maximum coordinates by (a, b).

ここで仮に累積値の最大値が(1)で最小値が(6)と
すると(6) / (1)が異常判定停止基準Sより小
さかった場合に装置は停止する。
Here, if the maximum value of the cumulative value is (1) and the minimum value is (6), the apparatus will stop if (6)/(1) is smaller than the abnormality determination stop criterion S.

Sく■/(1)・・・・・・ 停止 この実施例では、上記の判定機能によりPR工程での露
光起因による不良が発生しているウェーハを判定できる
という利点がある。
Sku■/(1)... Stop This embodiment has the advantage that the above-mentioned determination function can determine which wafers are defective due to exposure in the PR process.

主肌件肱策 以上説明したように、本発明は半導体ウェーハブローバ
にPR工程での露光起因による不良発生を検出できる動
作制御機能または異常を判定する制御ソフトウェアを付
加したことにより、ウェーハを測定しながら露光起因に
よる不良発生を即時に判定し、装置を停止できる。
Main Features As explained above, the present invention provides a semiconductor wafer blower with an operation control function that can detect defects caused by exposure during the PR process or control software that determines abnormalities, thereby measuring wafers. However, the occurrence of defects due to exposure can be immediately determined and the device can be stopped.

このことにより、見逃しがちな露光起因による不良発生
を、確実にしかも早期に検出し、PR工程にフィードバ
ックできる。これにより後続する不良発生をとめること
ができ、良品率を向上できる効果がある。
As a result, defects caused by exposure that are often overlooked can be detected reliably and early, and fed back to the PR process. This has the effect of preventing the subsequent occurrence of defects and improving the rate of non-defective products.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例1の半導体ウェーハプロービン
グ方法について説明する半導体ウェーハ上の測定動作説
明図、第2図はプローブカードを使用したウェーハの測
定概略斜視図、第3図は本発明の実施例2の半導体ウェ
ーハプロービング方法について説明するための不良分布
座標記憶メモ ゛り内の半導体ウェーハ上の不良分布側
図、第4図はPR工程の露光起因による不良発生メカニ
ズムの説明用斜視図、第5図は従来の半導体ウェーハプ
ロービング方法の測定順序図である。 1〜6・・・・・・レチクル内のチップパターンに対応
したチップ番号、 7・・・・・・半導体ウェーハ、 8・・・・・・プローブカード、 9・・・・・・レチクル、 10a〜10d・・・・・・チップパターン。 第1図 Y 第3図
FIG. 1 is an explanatory diagram of measurement operations on a semiconductor wafer to explain the semiconductor wafer probing method of Example 1 of the present invention, FIG. 2 is a schematic perspective view of measurement of a wafer using a probe card, and FIG. A side view of the defect distribution on the semiconductor wafer in the defect distribution coordinate storage memory for explaining the semiconductor wafer probing method of Example 2, FIG. 4 is a perspective view for explaining the mechanism of defect occurrence caused by exposure in the PR process, FIG. 5 is a measurement sequence diagram of a conventional semiconductor wafer probing method. 1-6... Chip number corresponding to the chip pattern in the reticle, 7... Semiconductor wafer, 8... Probe card, 9... Reticle, 10a ~10d... Chip pattern. Figure 1 Y Figure 3

Claims (2)

【特許請求の範囲】[Claims] 1.プローブカードまたはプローブニードルを使用し、
同時に複数のチップに対応するパターンを繰り返し焼き
付けしてなる半導体ウェーハの特性を測定し、良否判定
をするウェーハプロービングにおいて、 半導体ウェーハに焼き付けされた多数のチップのうち、
共通箇所のチップの不良率と他の同時に焼き付けされた
チップの不良率とを比較して前記共通箇所のチップの良
否を判定もしくは認識することを特徴とする半導体ウェ
ーハプロービング方法。
1. using a probe card or probe needle,
In wafer probing, which measures the characteristics of a semiconductor wafer by repeatedly baking patterns corresponding to multiple chips at the same time and determines whether it is good or bad, out of the large number of chips printed on the semiconductor wafer,
1. A semiconductor wafer probing method, characterized in that the defective rate of the chips at the common location is compared with the defective rates of other chips baked at the same time to determine or recognize the quality of the chips at the common location.
2.プローブカードまたはプローブニードルを使用し、
同時に複数のチップに対応するパターンを繰り返し焼き
付けしてなる半導体ウェーハの特性を測定し良否判定を
するウェーハプロービングにおいて、 半導体ウェーハに焼き付けられた多数のチップの不良分
布座標を記憶しておき、その記憶内容に基づいて特定の
共通箇所のチップの良否を判定もしくは認識することを
特徴とする半導体ウェーハプロービング方法。
2. using a probe card or probe needle,
In wafer probing, which measures the characteristics of a semiconductor wafer and determines whether it is good or bad by repeatedly printing patterns corresponding to multiple chips at the same time, the defect distribution coordinates of a large number of chips printed on the semiconductor wafer are memorized. A semiconductor wafer probing method characterized by determining or recognizing the quality of chips at specific common locations based on the content.
JP22759290A 1990-08-28 1990-08-28 Semiconductor wafer-probing method Pending JPH04107943A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22759290A JPH04107943A (en) 1990-08-28 1990-08-28 Semiconductor wafer-probing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22759290A JPH04107943A (en) 1990-08-28 1990-08-28 Semiconductor wafer-probing method

Publications (1)

Publication Number Publication Date
JPH04107943A true JPH04107943A (en) 1992-04-09

Family

ID=16863339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22759290A Pending JPH04107943A (en) 1990-08-28 1990-08-28 Semiconductor wafer-probing method

Country Status (1)

Country Link
JP (1) JPH04107943A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063914A (en) * 2012-09-21 2014-04-10 Renesas Electronics Corp Semiconductor inspection device, semiconductor inspection method and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063914A (en) * 2012-09-21 2014-04-10 Renesas Electronics Corp Semiconductor inspection device, semiconductor inspection method and program

Similar Documents

Publication Publication Date Title
JP2014239230A5 (en)
US6392434B1 (en) Method for testing semiconductor wafers
CN101210932B (en) Method for promoting defect detection reliability
JPH04107943A (en) Semiconductor wafer-probing method
JPH04205899A (en) Semiconductor manufacturing device
KR100465760B1 (en) Method and system for testing of semiconductor wafer
JPH0614106B2 (en) IC test system
JP2001052981A (en) Method and device for manufacturing semiconductor
JPH05281151A (en) Inspection apparatus for wafer pattern
JP2822738B2 (en) Inspection method for semiconductor IC
JPS63135849A (en) Substrate inspection system
KR0127661B1 (en) Automatic exposure method using the reticle for semiconductor fabrication
JPH0316781B2 (en)
JPH04241439A (en) Ic testing system
JPH0429350A (en) Testing method for semiconductor
JPH03122580A (en) Method of inspecting integrated circuit
JPH04355382A (en) Apparatus and method for inspecting integrated circuit
JPS61295641A (en) Method for self-diagnosis for probe card
JPS597275A (en) Fault analyzing device of logical circuit
JPH0149005B2 (en)
JPH011251A (en) Pattern defect inspection equipment
JPH09321115A (en) Method for testing semiconductor integrated circuit and test controller
JPH03293741A (en) Inspecting apparatus for semiconductor device
JPS62140429A (en) Probing method for semiconductor
JPH04106944A (en) Wafer testing