JPH04105515A - 半導体スイッチの保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体スイッチの保護回路、特に可制御半
導体素子のスイッチオフ時に発生するサジ電圧から可制
御半導体素子を保護する保護回路に間するものである。

［従来の技術］ 第４図は、例えば半導体電力変換回路ｐ、２６１図１１
．３．１（ａ）　（社団法人　電気学会１９８７年３月
３１日発行）に示された従来の半導体スイッチの保護回
路を本発明の回路図の書き方にならい、書き改めた回路
図である。可制御半導体素子としては、例えばサイリス
タ、ＧＴＯ、トランジスタ、ｒＧＢＴなどがあるが、こ
こではトランジスタを使用する場合を例にして以下説明
する。図において、（ｌａ）、（ｌｂ）　。

（１ｃ）及び（１ｄ）は交流電流を流せるようにブリッ
ジ接続されたダイオード、（２）はダイオード（１ｍ）
　。

（１ｃ）のカソードの接続点とダイオード（ｌｂ）　、
　（ｌｄ）のアノードの接続点に接続された第１の可制
御半導体素子であるトランジスタ、（３）はダイオード
（１ａ）〜（１ｄ）とトランジスタ（２）と並列に接続
された保護回路であり、（４）は保護回路（３）を構成
し、サージ電圧を吸収する容量Ｃ８をもったコンデンサ
、（５）は保護回路（３）を構成し、コンデンサ（４）
に直列につながれた振動抑制と放電のための抵抗器であ
る。また、（６ａ）　、　（６ｂ）は入力端子、（７ａ
）　、　（７ｂ）は出力端子、（８）は交流電源、（９
）は交流電源回路に存在するインダクタ、（１０）は出
力端子（７ａ）（７ｂ）間に接続された負荷、り１１）
はトランジスタ（２）をオン　オフするための駆動回路
である。

次に動作について説明する。回路に電流が流れている時
にトランジスタ（２）をオフすると交流電源回路に存在
するインダクタ（９）に蓄わえられたエネルギーが放出
されることによりトランジスタ（２）の両端に交流電源
（８）の電圧より高い電圧が発生する。コンデンサ（４
）は、インダクタ〈９）に蓄わえられていたエネルギー
を吸収し、トランジスタ（２）の両端電圧が高くならな
いように作用する。

［発明が解決しようとする課題］ 従来の半導体スイッチの保護回路は以上のように構成さ
れているので、回路にリアクトルがつながったり、誘導
性負荷がつながったりするなど回路のインダクタンスが
増大すると、 Ｌ、二回路のインダクタンス Ｃ５・回路のコンデンサの容量 ■、：回路電流 △Ｖ；電圧上昇分 電圧上昇分へ■は増大し、トランジスタ（２）に耐圧を
越える電圧が印加されてしまう。上記電圧上昇分△■は
（１）式より計算される。そこで、使用するトランジス
タ（２）の耐圧を上げる必要があるが、トランジスタ（
２）の耐圧にも限界があり、そのため、回路のインダク
タンスが増大しても、トランジスタ（２）に耐圧を越え
る電圧が印加されないように、コンデンサ（４）の容量
を大きくする必要がある。サージ電圧を低く抑えるため
にコンデンサ（４）の容量を大きくすると、電圧上昇分
ΔＶは小さくなるが、コンデンサ（４）に蓄えられたエ
ネルギーを放電するため低インピーダンスで許容電力の
大きな抵抗器が必要となり、場合によっては強制冷却を
しなければならなくなったり、半導体スイッチを切った
時に上記低インピーダンスの抵抗器とコンデンサ（４）
と交流電源（８）と負荷（１０）と、インダクタ（９）
の直列回路になり、負荷（１０）に電流が流れ続けたり
するなどの問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、コンデンサの容量を小さくできるとともに、
サージ電圧を最小限に抑制することができる半導体スイ
ッチの保護回路を得ることを目的とする。

「課題を解決するための手段］ この発明に係る半導体スイッチの保護回路は、第１の可
Ｉ制御半導体素子で構成された半導体スイッチにおいて
、上記第１の可制御半導体素子と並列に設けられた非線
形の電圧・電流特性を有する非線形抵抗素子と、この非
線形抵抗素子と直列でかつ上記第１の可制御半導体素子
と並列の関係に設けられた第２の可制御半導体素子とを
備え、上記半導体スイッチがオンのときは、上記第２の
可制御半導体素子をオンにし、上記半導体スイッチがオ
フになったあとある時間遅れで上記第２の可制御半導体
素子をオフにするようにしたものである。

［作　用］ この発明においては、非線形の電圧　電流特性を有する
非線形抵抗素子は通常印加されている電圧ではほとんど
電流を流さず、第１の可制御半導体素子をオフした時に
発生するサージ電圧が印加されると、非線形抵抗素子の
電圧・電流特性に対応するサージ電流を流し電圧上昇を
抑制する。

［実施例］ 以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例を示す構成図である。Ｈａ）〜
（Ｉｄ）　、　（２）　、　（６ａ）　、　（６ｂ）　
、　（７ａ）、　（７ｂ）　、　（８）〜（１１）は従
来装置に同様のものである。（１２）はトランジスタ（
２）のコレクタ・エミッタ間に取付けられたこの発明に
よる保護回路である。（１３）は保護回路（１２）を構
成し、一端をトランジスタ（２）のコレクタに接続され
た例えば酸化亜鉛等の非線形抵抗素子で作られたサージ
アブゾ〜バ、（１４）は保護回路（１２）を構成し、ア
ノードをサージアブゾバ（１３）の一端に接続され、カ
ソードをトランジスタ（２〉のエミッタに接続され、保
護回路〈１２）を半導体スイッチに大切するための第２
の可制御半導体素子であるサイリスタ、（１５）は、サ
ージアブシバ（１３）に並列に接続され、サイリスタ（
１４）をオフするためのコンデンサ、〈１６）はコンデ
ンサ（１５）の放電用抵抗器である。

次に動作について第２図の駆動シーケンスを参照し乍ら
説明する。まずオンシーケンスを説明する。駆動回路〈
１１）からの駆動指令が時間Ｔ。においてオンになると
、トランジスタ（２）のベース・エミッタ間に順電圧＋
Ｖ　ＩＩ　ｌ：　Ｉが印加され、ベース順電流子１１が
流れる。トランジスタ（２）のベースに順電流が流れる
ことにより、トランジスタ（２）はオンし、コレクタ電
流Ｉ。が徐々に流れ始める。

それとは逆にコレクタ・エミッタ閏電圧■。１は徐々に
下がり、はぼ○■になる。また、駆動指令がオンになっ
てから１＋秒後（例えば２０Ｊｉｓｅｃ）の時間Ｔ、の
時にサイリスタ（１４）のゲート・カソード間に順電圧
＋Ｖ　ＯＫ　＋が印加され、サイリスタ（１４）がオン
する。これで保護回路（１２）がトランジスタ（２）の
両端につながることになる。

次にオフシーケンスを説明する。駆動回路（１１）から
の駆動指令が時間Ｔ２においてオフになると、トランジ
スタ（２）のベース−エミッタ間に逆電圧■、２が印加
され、ヘ−ス逆電流−Ｔ　Ｉｌｌはコレクタ電流ＩＣが
零になるまで、１３秒間（例えば１８μ５ｅｃ）流れ続
ける。コレクタ電流１゜が零になろうとする時、回路に
存在するインダクタ（９）のインダクタンス分等により
サージ電圧が発生する。

このサージ電圧は保護回路（１２）のサージアブシバ（
１３）の電圧・電流特性により＋Ｖ　ｃ　ｔ　２にクラ
ンプされる。また、駆動指令がオフになってからｔ２秒
後（但し１２＞　１．で２５μ５ｅｃ）の時間Ｔ６の時
にサイリスタ（１４）のゲート・カソード間に逆電圧−
ＶｃＸ２を印加する。サージ電圧がおさまると、コンデ
ンサ（１５）に保持された電圧によりサイリスタフ１４
）に逆電圧が印加され時間Ｔ、の時にサイリスタはオフ
することになる。サージアブゾーバ（１３）は、トラン
ジスタ（２）がオンしている時には、電流を流さず、ト
ランジスタ（２）がオフしてからサイリスタ（１４）が
オフするまでの期間（第２図Ｔ３からＴ５の間）、電圧
・電流特性に応じた電流を流し、サイリスタ（１４）が
オフすると、サイリスタ（１４）の両端に電圧がかかり
サージアブシバ（１３）には、電圧がかからないので電
流は流れなくなる。

従って、時間Ｔ３〜Ｔ、の期間以外ではサージアブゾー
バ（１３）に電圧が印加されることがないので、もれ電
流を考慮する必要がなく、通常トランジスタ（２）のオ
フ期間に印加される電圧に対しサージアブゾーバ（１３
）の制限電圧が少しだけ高いように特性を選定すればよ
く、回路の電圧上昇分を最小限に抑制することができる
。

なお、上記実施例では、保護回路（１２）を回路に入れ
るのにサイリスタ（１４）を用いたが、機械式スイッチ
やＣＴＯなとの他の可制御半導体素子でも良い。

また、上記実施例では、半導体スイッチにトランジスタ
（２）を用いたが、ＣＴＯ等の他の可制御半導体素子で
も良い。

また、上記実施例ではダイオードのブリッジ接続とトラ
ンジスタによって構成された半導体スイッチに適用した
場合について説明したが、他の半導体スイッチ、例えば
第５図に示すように、ＧＴＯ（１７）　、　（１８）の
双方向スイッチの両端に保護回路（１２＾）を取付けて
も良い。この時には、上記実施例のサイリスタ（１４）
をサイリスタの双方向スイッチ（１４＾）とすれば上記
実施例と同様の効果を奏する。またこの発明の回路を２
組または３組用いることにより、３組回路にも適用でき
ることは云うまでもない。

また、上記実施例は交流回路のスイッチにこの発明を適
用する場合について述べたが、同じ考え方は、直流回路
のスイッチにも適用でき、同様の効果があることは云う
までもない。

［発明の効果］ 以上のように、この発明によれば、は、第１の可制御半
導体素子で構成された半導体スイッチにおいて、上記第
１の可制御半導体素子と並列に設けられた非線形の電圧
・電流特性を有する非線形抵抗素子と、この非線形抵抗
素子と直列でかつ上記第１の可制御半導体素子と並列の
関係に設けられた第２の可制御半導体素子とを備え、上
記半導体スイッチがオンのときは、上記第２の可制御半
導体素子をオンにし、上記半導体スイッチかオフになっ
たあとある時間遅れで上記第２の可制御半導体素子をオ
フにするようにしたので、回路に大きなインダクタンス
分が含まれていても大きなコンデンサを入れる必要がな
く、回路を小さく、安価にできると同時に電圧上昇分を
最小限に抑制できるという効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図の動作説明に供するための図、第３図はこの発明の
他の実施例を示す回路図、第４図は従来の半導体スイッ
チの保護回路を示す回路図である。 図において、（ｌａ）、（ｌｂ）、（ｌｃ）、（ｌｄ）
　　・・はダイオード、（２）はトランジスタ、（１２
）　、　（１２＾）は保護回路、（１３）はサージアブ
ゾーバ、（１４）　、　（１４＾）はサイリスタである
。 なお、図中、同一符号は同一、又↓ま相当部分を示す。 代 理 人 曾 我 道 第 図 第 図 ｊ２Ａ：ｆ謹回路 １４Ａ：Ｙイリスフ

Claims (1)

1. 【特許請求の範囲】 第１の可制御半導体素子で構成された半導体スイッチに
   おいて、 上記第１の可制御半導体素子と並列に設けられた非線形
   の電圧・電流特性を有する非線形抵抗素子と、 この非線形抵抗素子と直列でかつ上記第１の可制御半導
   体素子と並列の関係に設けられた第２の可制御半導体素
   子と を備え、上記半導体スイッチがオンのときは、上記第２
   の可制御半導体素子をオンにし、上記半導体スイッチが
   オフになったあとある時間遅れで上記第２の可制御半導
   体素子をオフにするようにしたことを特徴とする半導体
   スイッチの保護回路。