JPH04105350A - 半導体チップの実装構造 - Google Patents

半導体チップの実装構造

Info

Publication number
JPH04105350A
JPH04105350A JP2222791A JP22279190A JPH04105350A JP H04105350 A JPH04105350 A JP H04105350A JP 2222791 A JP2222791 A JP 2222791A JP 22279190 A JP22279190 A JP 22279190A JP H04105350 A JPH04105350 A JP H04105350A
Authority
JP
Japan
Prior art keywords
semiconductor chip
ceramic substrate
pad
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2222791A
Other languages
English (en)
Inventor
Hiroyuki Takabayashi
高林　博幸
Kenichiro Tsubone
坪根　健一郎
Fumio Mitamura
三田村　文男
Makoto Totani
眞 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2222791A priority Critical patent/JPH04105350A/ja
Publication of JPH04105350A publication Critical patent/JPH04105350A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 印刷配線板に半導体チップを搭載した高周波モジュール
に係わり、特にチップ裏面に電源を供給する構造の半導
体チップの実装構造に関し、高周波特性が良好で、且つ
半導体チップの放熱性が優れた半導体チップの実装構造
を提供することを目的とし、 裏面にメタライズ膜を設けた半導体チップと、表面に給
電用パッド及びアースパッドを形成し、裏面に該アース
パッドにビアを介して接続するメタライズ膜を形成した
セラミック基板と、該セラミック基板の外形にほぼ等し
い台形の突出部が、底板の所望の個所に形成された、上
部が開口した箱形の筐体と、該突出部に対応する個所に
、該セラミック基板、を遊嵌する角孔か穿孔され、裏面
を該筐体の底板に密接して固着する印刷配線板とを、備
えた構成とする。
〔産業上の利用分野〕
本発明は、印刷配線板に半導体チップを搭載した高周波
モジュールに係わり、特にチップ裏面に電源を供給する
構造の半導体チップの実装構造に関する。
近年の高周波モジュールには、特性の安定化のため、裏
面（回路形成面の反対側の面）に電源を供給するように
構成された半導体チップが、しばしば使用されている。
〔従来の技術〕
第４図は高周波モジュールの従来例の断面図である。
第４図において、ＩＯは、表面に集積回路が形成され、
裏面にメタライズ膜■１が形成された半導体チップであ
って、表面の周縁に信号電極、アース電極等の電極を配
設しである。
３は、半導体チップＩＯ９及び他の回路部品を搭載する
例えばガラス繊維入りエポキシ樹脂積層板等の印刷配線
板であって、表面には半導体チップ１０をダイホンディ
ングする給電用パッド７と、その他のパターンを形成し
である。
■は、上部が開口した金属板よりなる浅い箱形の筐体で
ある。
半導体チップＩＯは、印刷配線板３の給電用パッド７上
にフェースアップに導電性接着剤を用いてグイボンディ
ングした後に、周縁に形成したアース電極を印刷配線板
３のアースパターン５に、金線等のワイヤＩ３を用いて
ワイヤボンディング接続し、周縁に形成した他の電極は
、印刷配線板３の所望のパターンに、金線等の他のワイ
ヤ１４を用いてそれぞれワイヤボンディング接続してい
る。
そして、エポキシ樹脂等の樹脂１５を半導体チップｌＯ
の上部からボッティングすることで、半導体チップを樹
脂１５で封止している。
印刷配線板３の周縁に導出したアースパターン５の端末
を、Ｌ形接続金具６を介して、筐体１の側壁ｌＢに接続
している。
このＬ形接続金具６は、水平部材がアースパターン５に
、垂直部材が側壁ＩＢの内面にそれぞれ半田付けされて
いる。
一方、印刷配線板３の周縁に導出した入出カバターンは
、筐体１の底板１Ａを貫通する如く、ハーメチックシー
ル装着した入出力端子４の頭部に、接続している。
なお、図示省略したか、筐体１の開口を金属材よりなる
カバーで覆うことて、ノイズの放出或いはノイズの侵入
を防止している。
〔発明が解決しようとする課題〕
上述のように、半導体チップは、印刷配線板のアースパ
ターンを介して筐体の側壁に接続されている。
このようにアース線路が長いことに起因して接地抵抗が
大きくて、従来の高周波モジュールは、満足すべき高周
波特性か得難いという問題点があった。
また、印刷配線板の熱伝導率が小さいことに起因して、
半導体チップの放熱性が低いという問題点があった。
本発明はこのような点に鑑みて創作されたもので、高周
波特性が良好で、且つ半導体チップの放熱性が優れた半
導体チップの実装構造を提供することを目的としている
。
〔課題を解決するための手段〕
上記の目的を達成するために本発明の高周波モジュール
は、第１図に示したように、裏面にメタライズ膜１１が
形成された半導体チップ１０と、表面に給電用パッド２
４及びアースパッド２３が形成され、裏面にビア２２を
介してアースパッド２３に接続されたメタライズ膜２１
が形成されたセラミック基板２゜とを有する。
そしてさらに、底板１Ａにセラミック基板２ｏの外形に
ほぼ等しい台形の突出部９を有する上部が開口した箱形
の筐体１と、突出部９に対応する個所に、セラミック基
板２０を遊嵌する角孔８が穿孔され、裏面を筐体１の底
板１Ａに密接して固着する印刷配線板３を備えている。
そして、セラミック基板２０の裏面を、導電性接着剤を
用いて筐体ｌの突出部９上に接着して、セラミック基板
２０を筐体ｌに固着する。
半導体チップｌＯは、セラミック基板２ｏの給電用パッ
ド２４上に７エースアツプにダイボンデングし、半導体
チップＩＯのアース電極をセラミック基板２゜のアース
パッド２３に、他の電極を対応するバットにそれぞれワ
イヤボンデングする。
さらにセラミック基板２０のそれぞれのパターンを、印
刷配線板３の対応するパターンに、金線等のワイヤ３５
をワイヤボンデングして接続した構成とする。
また、第３図に例示したように、セラミック基板２０の
それぞれのパターンを、印刷配線板３の対応するパター
ンに、テープキャリア４０のリード４１を介して接続し
た構成とする。
〔作用〕
上述のようにセラミック基板の裏面の全面に、表面のア
ースパッドに繋がるメタライズ膜が形成され、このメタ
ライズ膜は導電性接着剤を介して、筐体の突出部に密着
している。
また、半導体チップのアース電極は、短いワイヤを介し
てセラミック基板のアースパッドに接続している。
このように半導体チップのアース線路の抵抗値が極めて
小さいので、高周波特性が向上する。
また、半導体チップは、セラミック基板上に導電性接着
剤によりグイボンディングされ、セラミック基板の裏面
は筐体の突出部に導電性接着剤を介して密着している。
そして、アルミナセラミックス等のセラミック基板の熱
伝導率は、印刷配線板の熱伝導率のほぼ６０倍と大きい
。
したがって、半導体チップが発生した熱は、セラ、ミッ
ク基板を介して筐体の底板に容易に伝達され、筐体の表
面から外部に放出される。
即ち、半導体チップの放熱性が極めて良好である。
〔実施例〕
以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
第１図は本発明の原理を示す図、第２図は本発明の実施
例の断面図、第３図は第２の発明の要部を示す断面図で
ある。
第１図、第２図において、半導体チップ１０は、表面に
集積回路を形成し、その周縁に信号電極、アース電極等
の電極を配設しである。また、裏面の全面に、電源供給
用のメタライズ膜１１を形成しである。
２０は、半導体チップＩＯに相似でそれよりも所望に大
きい角形の、アルミナセラミックス等のセラミック基板
である。
セラミック基板２０の表面の中央部に電源パターンに繋
がる給電用パッド２４を形成して、給電用パッド２４の
近傍にアースパッド２３を形成しである。
なお、セラミック基板２ｏの表面には、多数の信号パタ
ーン、アースパッド２３に接続されないアースパターン
等を形成しである。
セラミック基板２０の裏面の全面に、メタライズ膜２１
を形成し、メタライズ膜２１と表面のアースパッド２３
とをビア２２を介して接続している。
上部が開口した金属板よりなる浅い箱形の筐体ｌの底板
１Ａの所望の個所を上方に押し出して、セラミック基板
２０の外形にほぼ等しい台形の突出部９を設けである。
半導体チップ１０及び他の回路部品を搭載する印刷配線
板３には、底板１Ａの突出部９に対応する個所に、セラ
ミック基板２０が遊嵌し得る角孔８を穿孔しである。
角孔８を突出部９に合わせ、裏面を底板１Ａに密接した
状態で、印刷配線板３を筐体ｌに固着している。
一方、半導体チップＩＯを、セラミック基板２ｏの給電
用パッド２４上に、導電性接着剤によりフェースアップ
にダイボンディングし、半導体チップ１゜の表面の周縁
に配列したアース電極とセラミック基板２０のアースパ
ッド２３とを、金線等のワイヤＩ３を用いてワイヤボン
ディング接続し、周縁に形成した他の電極は、セラミッ
ク基板２ｏの対応するパターンに、金線等の他のワイヤ
１４を用いてそれぞれワイヤボンディング接続している
。
そして、エポキシ樹脂等の樹脂■５を半導体チップ１０
の上部からボッティングすることで、半導体チップを樹
脂１５で封止している。
上述のように半導体チップＩＯを実装したセラミック基
板２０を、印刷配線板３の角孔８に嵌入し、裏面のメタ
ライズ膜２１面を突出部９の平坦面に合わせ導電性接着
剤２８を用いて接着させている。
そして、セラミック基板２０の周縁に導出したパターン
を、印刷配線板３の対応するパターンに、金線等のワイ
ヤ３５を用いてそれぞれワイヤボンディング接続してい
る。
一方、印刷配線板３の周縁に導出した入出カバターンは
、筐体Ｉの底板１Ａを貫通する如く、ハーメチックシー
ル装着した入出力端子４の頭部に、接続している。
また、印刷配線板３に搭載した回路部品のアースリード
を、アースパターン５２の一方の端末にに半田付は接続
し、印刷配線板３の周縁に導出してしたアースパターン
５２の端末は、Ｌ形接続金具６を介して、筐体ｌの側壁
ＩＢに接続している。
そして、筐体１の開口を金属材よりなるカバ゛−２で覆
うことで、ノイズの放出或いはノイズの侵入を防止して
いる。
上述のようにセラミック基板の裏面の全面に、表面のア
ースパッドに繋がるメタライズ膜を形成し、このメタラ
イズ膜を導電性接着剤を介して、筐体の突出部に密着し
ているので、半導体チップのアース線路の抵抗値が極め
て小さくて、モジュールの高周波特性が良好である。
また、セラミック基板の熱伝導率は、印刷配線板の熱伝
導率より非常に大きいので、半導体チップが発生した熱
は、セラミック基板を介して筐体の底板に容易に伝達さ
れ、筐体の表面から外部に放出される。
第３図において、４０は、枠形のサポートフィルム４２
（例えばポリイミド樹脂フィルム）に放射状に多数のリ
ード４１が密着して配列したテープキャリアである。
それぞれのリード４１のインナーリード部は、セラミッ
ク基板２０の周縁に導出されたパターン（金の薄膜パタ
ーン）に対応して配列されており、またアウターリード
部は、印刷配線板３の角孔８の周縁に配列したパターン
（半田をプリコートしである）にそれぞれ対応して配列
されている。
このようなテープキャリア４ｏのリード４１を介して、
セラミック基板２０のそれぞれのパターンと、印刷配線
板３の対応するパターンとが接続されている。
上述のようなテープキャリア４０を用いた高周波モジュ
ールは、熱圧着ツールを使用することで、セラミック基
板２０と印刷配線板３との接続を極めて短時間に実施し
得るというメリットがある。
〔発明の効果〕
以上説明したように本発明は、チップ裏面に電源を供給
する構造の半導体チップを、セラミック基板に搭載し、
このセラミック基板の裏面を筐体に密着させ、半導体チ
ップのアースをセラミック基板を介して筐体に落とし、
且つセラミック基板のパターンを介して半導体チップの
信号電極等を印刷配線板３のパターンに接続するように
したことにより、半導体チップの高周波特性が良好とな
リ、また、半導体チップの放熱性が向上するという、実
用上で優れた効果を奏する。
【図面の簡単な説明】
第１図は本発明の原理を示す図、 第２図は本発明の実施例の断面図、 第３図は第２の発明の要部を示す断面図、第４図は従来
例の断面図である。 図において、 １は筐体、　　　　　　１Ａは底板、 ２はカバー、　　　　　３は印刷配線板、４は入出力端
子、　　　　５，５２はアースパターン、７．２４は給
電用パッド、８は角孔、 ９は突出部、　　　　　　１０は半導体チップ、１１．
２１はメタライズ膜、１３．１４．３５はワイヤ、２０
はセラミック基板、　２２はビア、２３はアースパッド
、　　２８は導電性接着剤、３Ｉ−Ｉ］や珀ｑ来板　　
　　　　　　　　　　１０　　半導体チ・ノーフ・２＋
１＜タライズ膜　　　　　　　　　　２０　　ぜうしツ
ク基板２２　　ビア　　　　　　　　　　　　　　　　
　　　１１　　　ンタラーイス゛榎本発明の原理ダ示テ
囚 第　ｊ　図 本発明の実施例の１Ｆｒ面口 第　２　凶 第２の発明の嬰部乞示す断ｉ図 第　２　悶

Claims (1)

  1. 【特許請求の範囲】 〔１〕裏面にメタライズ膜（１１）を設けた半導体チッ
    プ（１０）と、 表面に給電用パッド（２４）及びアースパッド（２３）
    を形成し、裏面に該アースパッド（２３）にビア（２２
    ）を介して接続するメタライズ膜（２１）を形成したセ
    ラミック基板（２０）と、 該セラミック基板（２０）の外形にほぼ等しい台形の突
    出部（９）が、底板（１Ａ）の所望の個所に形成された
    、上部が開口した箱形の筐体（１）と、該突出部（９）
    に対応する個所に、該セラミック基板（２０）を遊嵌す
    る角孔（８）が穿孔され、裏面を該筺体（１）の底板（
    １Ａ）に密接して固着する印刷配線板（３）とを、備え
    た高周波モジュールであって、該半導体チップ（１０）
    は、該セラミック基板（２０）の給電用パッド（２４）
    上にフェースアップにダイボンディングされ、アース電
    極が該アースパッド（２３）に、他の電極が対応する該
    セラミック基板（２０）のパターンにそれぞれワイヤボ
    ンディング接続されるものであり、 該セラミック基板（２０）は、裏面が導電性接着剤（２
    ８）を介して前記筐体（１）の突出部（９）上に固着さ
    れ、表面に形成されたそれぞれのパターンが、該印刷配
    線板（３）の対応するパターンに、それぞれワイヤボン
    ディング接続されるものであることを特徴とする半導体
    チップの実装構造。 〔２〕セラミック基板（２０）のそれぞれのパターンが
    、印刷配線板（３）の対応するパターンに、テープキャ
    リア（４０）のリード（４１）を介して接続されたこと
    を特徴とする請求項１に記載の半導体チップの実装構造
    。
JP2222791A 1990-08-24 1990-08-24 半導体チップの実装構造 Pending JPH04105350A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2222791A JPH04105350A (ja) 1990-08-24 1990-08-24 半導体チップの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2222791A JPH04105350A (ja) 1990-08-24 1990-08-24 半導体チップの実装構造

Publications (1)

Publication Number Publication Date
JPH04105350A true JPH04105350A (ja) 1992-04-07

Family

ID=16787957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2222791A Pending JPH04105350A (ja) 1990-08-24 1990-08-24 半導体チップの実装構造

Country Status (1)

Country Link
JP (1) JPH04105350A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594395A2 (en) * 1992-10-20 1994-04-27 Fujitsu General Limited Semiconductor power module
WO2008040296A1 (de) * 2006-09-29 2008-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594395A2 (en) * 1992-10-20 1994-04-27 Fujitsu General Limited Semiconductor power module
EP0594395A3 (en) * 1992-10-20 1995-01-11 Fujitsu General Ltd Power semiconductor module.
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈
WO2008040296A1 (de) * 2006-09-29 2008-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement

Similar Documents

Publication Publication Date Title
US7327015B2 (en) Semiconductor device package
JP3209320B2 (ja) マルチチップモジュールパッケージ
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US6707141B2 (en) Multi-chip module substrate for use with leads-over chip type semiconductor devices
US5869889A (en) Thin power tape ball grid array package
MY113991A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto.
US7176563B2 (en) Electronically grounded heat spreader
JP2600366B2 (ja) 半導体チップの実装方法
JP2000251463A (ja) メモリモジュール
JPH05275580A (ja) 半導体装置
JPH04105350A (ja) 半導体チップの実装構造
JPH0563136A (ja) 混成集積回路装置
JPH04114455A (ja) 半導体装置及びその実装構造
JP2841945B2 (ja) 半導体装置
JPH09186272A (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
JPS63190363A (ja) パワ−パツケ−ジ
JP4197569B2 (ja) 赤外線データ通信モジュール
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
US6265769B1 (en) Double-sided chip mount package
KR100444168B1 (ko) 반도체패키지
JP2004119882A (ja) 半導体装置
JP4222458B2 (ja) 赤外線データ通信モジュール
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JPH0749804Y2 (ja) 半導体装置
KR950006441Y1 (ko) 고 발열용 반도체 패키지