JPH04100217A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04100217A
JPH04100217A JP21784190A JP21784190A JPH04100217A JP H04100217 A JPH04100217 A JP H04100217A JP 21784190 A JP21784190 A JP 21784190A JP 21784190 A JP21784190 A JP 21784190A JP H04100217 A JPH04100217 A JP H04100217A
Authority
JP
Japan
Prior art keywords
germanium
growth
crystal
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21784190A
Other languages
English (en)
Inventor
Kenya Nakai
中井 建弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21784190A priority Critical patent/JPH04100217A/ja
Publication of JPH04100217A publication Critical patent/JPH04100217A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 シリコンを基板とする異種接合の気相エピタキシャル成
長により作られる半導体装置に関し、シリコン基板上に
ゲルマニウムもしくはゲルマニウムを多量に含むシリコ
ンとの混合結晶を成長する場合、或はシリコンを多量含
むゲルマニウムとの混晶の表面上にゲルマニウムもしく
はシリコン含有量が少ないゲルマニウム混合結晶を成長
する場合、成長初期の島状成長を抑制し、層状成長を進
めることを目的とし、 第1の半導体結晶と、ゲルマニウムの組成が第1の半導
体結晶より大きい第2の半導体結晶を有する半導体装置
において、第2の半導体結晶内のゲルマニウム組成を該
結晶の成長中に段階的または連続的に変化させるように
構成する。
〔産業上の利用分野〕
本発明は、シリコンを基板もしくはシリコンを多量に含
むゲルマニウム結晶上にゲルマニウムまたはゲルマニウ
ムを多量に含有するGe−3L混合結晶を異種接合させ
た半導体装置に関するものである。このような異種接合
を用いていたベテロバイボーラトランジスター(HBT
)や受光素子、HEMTなどのデバイスの開発が進めら
れている。このへテロ構造でシリコン基板またはシリコ
ンを多量に含有するS 1−Ge混合結晶上に成長され
る層としては単結晶のゲルマニウム、ゲルマニウムとシ
リコンの混合結晶、組成の異なる複数のゲルマニウムと
シリコンの混合結晶などがあある。
HBT、HEMTなとの超高速素子を超高集積度のデバ
イスとして集積するには超精密なかつ完全性の高い結晶
成長技術が必要である。
シリコンを始めとする半導体の製造プロセスの一つとし
て、気相処理方法は不可欠な技術になっているが、必ず
しも、シリコンとゲルマニウムからなる異種接合素子の
製造方法としては完成されたものにはなっていない。
気相処理法は気相と固相との、即ち半導体基板表面とガ
スの化学反応を伴う工程を含んでおり、原料材料を気体
の状態で使用する場合が多い。この化学反応過程は結晶
表面の物理的性質等にも太き(影響を受けるために、こ
れを制御することが必要である。特に基板と異なる物質
をヘテロエピタキシャル成長する場合は、結晶表面の物
理的性質の影響が大きくなるために、ヘテロエピタキシ
ャル成長は容易ではない。
〔従来の技術] シリコンとゲルマニウムあるいはシリコンとS L−G
e混合結晶などを異種接合を利用して作製されるHBT
や超格子などの作製に必要な結晶技術として、分子線エ
ピタキシャル成長(MBE)を用いることができる。M
BEにおいては成長中の層の電子線回折の信号強度を測
定することにより、成長速度を原子層的に制御して所望
の原子数の層を堆積し、超格子構造の異種接合が可能で
あることは公知である。しかし、MBEは層構造的には
極めて精密な結晶成長技術であるが、実用的には結晶の
品質が劣る、すなわち、欠陥の密度が高くしかも制御さ
れていない。
また、MBEは生産性に劣り、多数枚大型基板の処理が
出来ないといった欠点がある。
一方、気相成長法は、生産性がすぐれており、かつ良質
の結晶が成長出来ることが広く知られているが、精密な
層構造を形成する技術は未だ完成されていない。
本発明は従来MBEで作製していたような精密な層構造
を有する異種接合結晶を気相成長で作製する技術である
〔発明が解決し、ようとする課題〕
ゲルマニウム基板にシリコン、S 1−Ge混晶を気相
法でエピタキシャル成長する場合には層状即ち2次元的
結晶成長が可能であるため異種接合結晶の作製に問題は
ない。
シリコン基板上に、ゲルマニウムまたはGe−5i混晶
層をヘテロ成長する場合、あるいはGe含有量が少ない
S L−Ge混合結晶上にGe含有量が多い5L−Ge
混合結晶を成長する場合の問題点をシリコン基板にゲル
マニウムを成長する例で代表させて説明する。
ゲルマニウムの層厚が数100Å以上と大きい場合には
、異種接合の形成が可能である事は公知である。然しこ
のような結晶層中には、きわめて高密度の格子欠陥が導
入されており、実用的な結晶ではない。
第2図は410℃、500℃の成長温度でシリコン基板
にゲルマニウムを従来法で気相処理した場合の、成長の
極めて初期に於ける成長層厚の時間変化を本発明者が測
定した結果を示すグラフである。すなわち、第2図はS
L基板上のGeの減圧気相法により成長した場合成長初
期段階における厚さの時間変化に注目して測定した実験
結果である。
ゲルマニウムにはゲルマンガスG e H4を用いる。
成長方法は、全圧力的10+uiHgの水素をキャリヤ
とする、減圧式気相成長方法を用いた。
シリコン基板は(001)面方位Siであり、硫酸過酸
化水混合液による表面酸化処理と弗酸水溶液による湿式
の酸化膜除去等の表面処理を行った0次に、気相成長装
置内に収容し、成長の前処理として約900℃で約10
分間加熱処理を行った。ジシランを使用して約700℃
でのバッファー層の成長の後成長温度の500℃に保持
しGeの成長を行った。
ゲルマニウム層の成長は、原料ガスのゲルマンを供給後
約4分後より始まっている。10分以上の時間では、は
ぼ、成長層厚と時間の間で比例関係が成立しているが、
成長の初期には此が崩れている。成長温度を410℃と
した場合にはGeの成長は約10分後から開始されてい
る。すなわち、成長の初期は、島状成長が起こり成長層
として測定されない所謂潜伏時間(ti)がある、潜伏
時間(ti)を経過すると成長が進んで島が合体し、層
状(二次元)成長が起こる。したがって、厚いゲルマニ
ウム層を成長することは比較的容易であるが、薄くなる
と、例えば100A以下の成長層を得る再現性が著しく
低くなっていることが第2図から分かる。
従って、超格子等の量子効果を利用した素子用の結晶の
作製方法にこの気相成長法を適用することには困難が多
い。
シリコンの成長が容易でないが島状成長が弱い400℃
近い低温においてすら、100A以下のゲルマニウム層
を精密に成長する事が困難である。すなわち低温でも三
次元的島状の成長が避けられないために、極く薄い層の
成長は不可能である。
第3図は、島の密度と成長温度との関係を示すグラフで
ある。島の密度はゲルマニウムの成長温度を低くすると
大になり、島が接近してくるが、これによっても島状成
長を無くす事は出来ないことを示す。
成長温度が低くなると島の合体により、層の厚さが小さ
い場合には層状態成長が達成され、表面が平坦になりや
すいが、実験の範囲内では100A以下では表面は平坦
に成らず、従って超格子の成長が出来ない。
また、シリコンの成長速度は5iHaを原料とした場合
、成長温度が600℃以下では著しく低減し、また単結
晶の成長が困難になる。従って、多層の異種接合を形成
する場合、成長温度を例えばSLは600℃として成長
速度を高め、Geは400℃として層状成長を促進する
という如くに、各層毎に変化させなくてはならない。こ
のような多層成長を実施するには、昇温降温の都度成長
を中断しなければならないために、成長時間が著しく必
要になる上、良質の結晶とはならない。
上述のようにGeの成長温度を低くしたり、原料ガスの
濃度を下げるなどの成長条件を最適化する対策だけでは
100A以下の極薄膜成長に対処出来ない、このように
成長精度が悪くなる原因はシリコン基板上ではゲルマニ
ウムの成長が島状の過程によって開始されるためである
真空技術を用いて例えばMBE法においても同様の過程
が在る事が知られているが、数原子層(5−6層、1O
−20A)までは層状に成長し、その後島状成長が起こ
るので、超格子等の作製が可能である。しかし、気相成
長法では、シリコンの成長温度を余り下げることが出来
ないこと等も関係して、また島状成長のために100A
以下のゲルマニウムを含む多層異種(ヘテロ)接合結晶
の作製は困難である。
なお、上述のような精度低下はSiを多量(70%以上
)含有するGe結晶上にGe又はSi含宵装が少ない5
i−Ge混晶を成長させる場合にも起こる。
したがって、本発明は、シリコン基板上にゲルマニウム
もしくはゲルマニウムを多量に含むシリコンとの混合結
晶を成長する場合、或はシリコンを多量含むゲルマニウ
ムとの混晶の表面上にゲルマニウムもしくはシリコン含
有量が少ないゲルマニウム混合結晶を成長する場合、成
長初期の島状成長を抑制し、層状成長を進めることを目
的とする。
[課題を解決するための手段] 本発明の半導体装置は、ゲルマニウムの組成が膜成長方
向に増加する異種接合を有する第1の半導体結晶(上層
)とゲルマニウムの組成が第1の結晶より大きい第2の
半導体結晶(下層)を有する半導体装置において、箪2
の半導体結晶内のゲルマニウム組成を該結晶の成長中に
少なくとも成長初期に段階的または連続的に変化させる
ことを特徴とする。
以下主としてシリコン基板にゲルマニウムを成長する例
で代表させて本発明を説明する。
本発明では、第2の半導体結晶を成長する期間の少な(
とも初期に第1の半導体結晶の濃度から第2の半導体結
晶の濃度に急峻に変化せずに、段階或は徐々に増加させ
る事により、ゲルマニウムの島状化を低減する。島状化
はGe核の発生が起こるシリコン基板の表面状態に依存
し、従ってほんの数原子層の組成変化層を形成すること
により、島状化が防止出来る。
第1の結晶(以下(a)と記す)と第2の結晶(以下(
b)と記す)が以下の何れかの組み合わせが代表的なも
のである。
(イ)Si単結晶(a)と、Ge単結晶又はGeとSi
の混合結晶(b)、 (ロ)GeとSLの混合結晶(a)と、(a)よりGe
含有量が多いGeと Siの混合結晶(b) さらに、(イ)に記載されたSi単結晶が単結晶アルミ
ナ、スピネル等酸化物、砒化ガリウムと基板としてその
上に成長されているものであってもよい。
本発明によれば、第2の半導体結晶層の成長を、従来法
では島状成長が顕著な500℃以上の温度で行うことが
できる。この場合筒1の半導体結晶のシリコン原料とし
てジシランまたはモノシランを使用して、第1の半導体
結晶と第2の半導体結晶をほぼ同一温度で成長させるこ
とができる。 本発明が最も効果を発揮するのは超格子
デバイスの作成である。
[作用] 請求項1の装置は、シリコン基板あるいはシリコンを多
量含むゲルマニウムとの混晶の表面上に、ゲルマニウム
或はゲルマニウムを多量に含むシリコンとの混合結晶を
成長する場合にゲルマニウムの組成を、段階的に或は連
続的に変化させて、ゲルマニウムの濃度の高いエピタキ
シャル層を成長する事により、界面が平坦になる。かか
る界面が平坦な結晶層(第2結晶層)は従来はMBEで
形成されていたような数原子層のからなる超格子を構成
し、かつ気相法の特長である欠陥が少ない結晶である。
請求項2記載の装置では、シリコン(第1の結晶)の成
長速度が比較的大きい500℃以上の温度で島状の成長
を防止し、従って超格子層の高能率作製が可能になる。
請求項3記載の装置では連続成長が可能になる。
請求項4のような超格子を従来気相法で作ろうとすると
島状成長のために極端な場合には島が隔絶しており、層
にならなかった。これに対して本発明では2〜20原子
層成長中の全体でゲルマニウム組成を変化させることに
より良好な層の形成を行うことができる。
〔実施例1 第1図は、本発明の装置においてシリコンの基板上に、
ゲルマニウムを気相成長した場合の成長層内のGeの組
成の厚方向の変化の一つの例を示すグラフである。この
場合には、Geの濃度はたてびき鋸の刃の形になるよう
に成長する。
このように組成を変化させることにより気相成長法によ
りシリコンとゲルマニウムのへテロ多層成長が可能にな
る。
即ち、12原子層、約20A範囲内で、100%シリコ
ンから傾斜状にゲルマニウム濃度を変化させ、100%
のゲルマニウム層にする。
このようにすることにより、Ge或はGe組成の大きい
混合層の島状の成長開始の傾向が低減できる。第4図に
反応ガス流量変化を示す、成長温度を560℃で、水素
流量1ε/分、圧力15T。
rr、 m初、5izHaを0.4m11分、G e 
H4をOml/分で、組成変化層の最後、2分後、S 
i z Haを0m12/分、G e H4をO102
mβ/分へと時間に比例する形で変化させる(反応ガス
濃度100%換算)。その結果、界面が平坦な多層の異
種接合の作製が可能になった。
Ge層の成長速度は、約14A/分、シリコンの成長速
度は、約6A/分であった。ゲルマニウムの島状の成長
が防止されていた。
超格子のゲルマニウム層の実効的な厚さとしては、IO
A程度までの超薄膜化が可能になっていた。
本発明は当然厚い場合の異種接合を高い成長速度で成長
する場合にも有効である。
[発明の効果] (1)精密に制御した異種接合の結晶成長が出来る。
(2)シリコンとゲルマニウムを組み合わせた超格子構
造を気相成長方法により形成することが出来る。
(3)サファイヤ基板上に成長した、精密に制御された
ゲルマニウムそう或はゲルマニウムとシリコンのへテロ
接合結晶を利用できる。
【図面の簡単な説明】
第1図は本発明を適用した場合の、シリコン基板上の、
ゲルマニウム層の組成の厚さ方向の変化を示すグラフ、 第2図はシリコン基板上の、ゲルマニウム層の厚さの時
間変化の測定結果を示すグラフ、第3図はシリコン基板
上に、ゲルマニウムの成長初期の高密度の測定結果を示
すグラフ、第4図は本発明の実施例、反応ガス濃度の時
間変化を示すグラフである。

Claims (1)

  1. 【特許請求の範囲】 1、第1の半導体結晶とゲルマニウムの組成が前記第1
    の半導体結晶より大きい第2の半導体結晶を有する半導
    体装置において、 前記第2の半導体結晶内のゲルマニウム組成を該結晶の
    成長中少なくとも初期において段階的または連続的に変
    化させることを特徴とする半導体装置。 2、第2の半導体結晶層は、500℃以上の温度で成長
    されることを特徴とする請求項1記載の半導体装置。 3、第1の半導体結晶はシリコンを含んでおり、そのシ
    リコン原料としてモノシランまたはジシランが使用され
    且つ、第1の半導体結晶と第2の半導体結晶は実質的に
    同じ成長温度で成長されることを特徴とする請求項2記
    載の半導体装置。 4、第2の結晶層は、ゲルマニウム組成を変化させる結
    晶層の厚みが2〜20原子層であることを特徴とする請
    求項1記載の半導体装置。
JP21784190A 1990-08-18 1990-08-18 半導体装置 Pending JPH04100217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21784190A JPH04100217A (ja) 1990-08-18 1990-08-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21784190A JPH04100217A (ja) 1990-08-18 1990-08-18 半導体装置

Publications (1)

Publication Number Publication Date
JPH04100217A true JPH04100217A (ja) 1992-04-02

Family

ID=16710598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21784190A Pending JPH04100217A (ja) 1990-08-18 1990-08-18 半導体装置

Country Status (1)

Country Link
JP (1) JPH04100217A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629465A (ja) * 1992-05-12 1994-02-04 Internatl Business Mach Corp <Ibm> コンデンサ及びその製造方法
JP2007329252A (ja) * 2006-06-07 2007-12-20 Sharp Corp 気相成長方法および気相成長装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629465A (ja) * 1992-05-12 1994-02-04 Internatl Business Mach Corp <Ibm> コンデンサ及びその製造方法
JP2007329252A (ja) * 2006-06-07 2007-12-20 Sharp Corp 気相成長方法および気相成長装置

Similar Documents

Publication Publication Date Title
JP5378634B2 (ja) 窒化ガリウムまたはガリウムとその他の金属との混合窒化物のクラックを含まない単結晶層、その製造方法、及びそれを有する電子または光電子装置
US6464780B1 (en) Method for the production of a monocrystalline layer on a substrate with a non-adapted lattice and component containing one or several such layers
JP2948414B2 (ja) 基板上にGeを堆積させる方法および半導体デバイスの製造方法
JPH01289108A (ja) ヘテロエピタキシャル成長方法
JPH01225114A (ja) 半導体薄膜の製造方法
EP1016129A1 (en) CONTROLLING THREADING DISLOCATION DENSITIES IN Ge ON Si USING GRADED GeSi LAYERS AND PLANARIZATION
JPH0562911A (ja) 半導体超格子の製造方法
US5210052A (en) Method for fabricating a semiconductor substrate
CA1265980A (en) Gallium arsenide crystal grown on silicon substrate and method of growing such crystal
JPH04100217A (ja) 半導体装置
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
Oshima et al. Initial stages of nanocrystal growth of compound semiconductors on Si substrates
JP6645408B2 (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JPS63228714A (ja) 半導体結晶膜の製造方法
EP0407233A1 (en) Method for fabricating a semiconductor substrate
US7166522B2 (en) Method of forming a relaxed semiconductor buffer layer on a substrate with a large lattice mismatch
TWI752256B (zh) 基底及其製備方法
JPH0427116A (ja) 半導体異種接合を形成する方法
JPH04335519A (ja) 半導体結晶の製造方法
JP2747823B2 (ja) ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法
JPS62219614A (ja) 化合物半導体の成長方法
JPH0669136A (ja) シリコン基板上における砒化ガリウムの結晶成長
JPH0419700B2 (ja)
JPH01120011A (ja) InP半導体薄膜の製造方法
JPS62291909A (ja) GaAsエピタキシヤル成長方法