JPH0398460A - 昇圧電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電源電圧を昇圧する昇圧電源回路に関するもの
である。

〔従来の技術〕

従来Ｃｏｃｋｃｒｏｆｔ　＆　Ｗａｌｔｏｎ回路等では
、第４図に示すように電源入力端と出力端間に直列に接
続されたダイオードＤｉ．Ｄ２．Ｄ３，Ｄ４と電源に直
列接続された一対のトランジスタＴｒｉ，　Ｔｒ２を有
しており、ダイオードＤＩ，Ｄ３のカソードとトランジ
スタＴｒｉ．　Ｔｒ２の共通接続点間にコンデンサＣｌ
，Ｃ３、ダイオードＤ２，Ｄ４のカソードと接地端間に
コンデンサＣ２．Ｃ４が接続される。一対のトランジス
タＴｒｌ．　Ｔｒ２の入力側にはこれらのトランジスタ
のオンオフを制御するクロック信号が与えられ、これら
のトランジスタを交互に断続することにより２倍圧の電
圧をコンデンサＣ２の端子電圧として得るようにしてい
る。又コンデンサＣ４より電源の３倍の電圧を得ること
ができる．この回路ではトランジスタＴｒｌ．Ｔｒ２を
デューティが５０％のクロック信号で断続することによ
って２倍圧及び３倍圧の電圧を得ており、ここで用いら
れるコンデンサＣ１〜Ｃ４は同一の容量を持つものとし
ている。

しかるに従来の昇圧電源回路では、出力電圧が必要電圧
を越えてしまうことがあり得る。そこで第４図に示すよ
うに入力側にトランジスタＴｒ３とツェナダイオードＤ
５．抵抗Ｒ３を含む入力電圧の制限回路１を挿入したり
、コンデンサＣ４の出力側に抵抗Ｒ４とツェナダイオー
ドＤ６から戒る出力電圧制限回路２を接続して出力電圧
を所定レベル以下にするようにした回路が用いられてい
る。

又第５図に示すように出力電圧を基準電圧を外部から与
えて抵抗Ｒ５．Ｒ６で分圧し、出力電圧を抵抗Ｒ７，Ｒ
８で分圧してこれらの値をコンパレータ３によって比較
し、出力電圧が所定レベル以下のときにのみクロックを
トランジスタＴ　ｒ　１　＋Ｔｒ２によって与えること
によって出力電圧を制御するようにした昇圧電源回路も
提案されている．〔発明が解決しようとする課題〕 しかしながら第４図に示すように入力電圧又は出力電圧
を制限する場合には、第３図の曲ｖＡＢに示すように入
力電圧制限回路ｌによって入力電圧が低いときに充分な
昇圧が威されないという欠点がある。又出力側で電圧を
制限する場合には、出力端子と直列に接続される抵抗Ｒ
４での電圧降下が生じたリツェナダイオードＤ６での消
費電力が大きく能率が低下するという欠点があった。

又第５図に示すように出力電圧と基準電圧とを比較する
ことによって出力電圧を制御するようにした昇圧電源回
路では、能率の低下はないが構或が複雑となり部品点数
が増すだけでなく基準電圧が必要になるという欠点があ
った。

本発明はこのような従来の昇圧電源回路の問題点に鑑み
てなされたものであって、高能率で所定以上に出力電圧
が上昇しないようにすることを技術的課題とする。

〔課題を解決するための手段〕

本発明は電源に直列接続されクロフク信号によって交互
に導通する一対のスイッチング素子と、電源入力端と出
力端間に直列接続された複数のダイオードと、各ダイオ
ードのカソード端と、一対のスイッチング素子の共通接
続点及び接地端間とに順次交互に接続された複数のコン
デンサと、を有する昇圧電源回路であって、出力端の端
子電圧とクロフク信号とを比較する比較器を有し、該比
較器の出力を一対のスイッチング素子の入力端に与える
ようにしたことを特徴とするものである。

〔作用〕

このような特徴を有する本発明によれば、昇圧電源回路
の出力とクロック信号とを比較器によって比較し出力電
圧がクロックのＨレベルを越えるときにのみクロック信
号を一対のスイッチング素子の入力端に与えて昇圧を行
うようにしている。

従って出力電圧が低下すれば昇圧を行い出力電圧が上昇
すれば昇圧が停止されることとなり、急激な出力電圧の
上昇がなくなることとなる。

〔実施例〕

第１図は本発明の一実施例による昇圧電源回路の回路図
である。本図において電源人力端子１１と接地端子１２
間には一対のスイッチング素子であるＮＰＮ型のトラン
ジスタＴｒｉとＰＮＰ型のトランジスタＴｒ２とが直列
接続され、電源とトランジスタＴｒｉのベース間及びそ
のベースとトランジスタＴｒ２のベース間に夫々抵抗Ｒ
ｌ，Ｒ２が接続されていることは前述した従来例と同様
である。

又本実施例においても電源入力端子１１と出力端子１３
間にはダイオードＤ１〜Ｄ４の直列接続体が接続されて
いる。そしてダイオードＤ１のカソード端とトランジス
タＴｒｉ，　Ｔｒ’；！．のエミッタ接続点間にはコン
デンサＣ１、ダイオードＤ２のカソード端と接地端間に
はコンデンサＣ２、ダイオードＤ３のカソード端とトラ
ンジスタＴｒｉ，　Ｔｒ２のエミッタ接続点間にはコン
デンサＣ３が接続され、同様にダイオードＤ４のカソー
ド端と接地端間にもコンデンサＣ４が接続されて３倍圧
昇圧回路を横威している。

さて本実施例においては出力端子１３と接地端間に抵抗
Ｒ９，ＲＩＯから或る分圧回路が接続され、その共通接
続点がコンパレータ１４の一方の入力端に与えられる。

コンバレータｌ４の他方の入力端にはクロック入力端子
ｌ５より“Ｈ”レベルが一定のクロック信号が与えられ
ており、その比較出力はトランジスタＴｒｌのベースに
クロック信号源として与えられる。

次に本実施例の動作についてタイムチャートを参照しつ
つ説明する。第２図（ａｌは人力端子１５に与えられる
クロック信号を示している。本実施例においてはクロフ
ク信号として図示のようにデューティが５０％でそのＨ
レベルが一定のクロック信号がコンパレータｌ４の一方
の入力端に与えられる。さてコンバレータ１４は出力端
子ｌ３の出力電圧を分圧した電圧とこのクロック信号と
を比較しており、第２図（ｂｌに示すように出力の分圧
された電圧が一点鎖線で示すクロックのＨレベル以下と
なれば、第２図（Ｃ）に示すようにクロック信号がその
ままコンパレータ１４を介してトランジスタＴｒｉ，　
Ｔｒ２に与えられる。従って時刻ｔｌ−ｔ３に示す間で
はコンパレータ１４の出力によって充電及び放電が行わ
れ、これによって出力電圧がｔ２〜ｔ４に示すように所
定時間遅れてその出力電圧が上昇する。そして第２図（
ｂｌ．　（Ｃ）の時刻ｔ４以後に示すように充放電によ
る昇圧が停止ししかも出力電圧がクロフク信号のＨレベ
ルを越えている場合には、クロック信号はトランジスタ
Ｔｒｉ，　Ｔｒ２には与えられないので、出力端子１３
から負荷への電源の供給によってその端子電圧は徐々に
低下し、第２図〜》に示すように分圧された電圧も徐々
に低下する。そして時刻ｔ，にクロック信号のＨレベル
以下となれば第２図（Ｃｌに示すようにコンパレータ１
４からの出力がトランジスタＴｒｉ．　Ｔｒ２に伝えら
れ再び昇圧が開始される。従って時刻ｔｈ以後にわずか
に端子電圧が上昇する。そしてクロック信号のＨレベル
を越えれば再び昇圧が停止され、負荷への電源供給によ
り端子電圧が低下すれば昇圧が再開される。このように
クロック信号のＨレベルと出力の端子電圧とを比較して
クロックの入力を制御することによって出力電圧を高能
率でほぼ一定レベルに保つことができる。

第３図の曲ＩＡは本実施例による昇圧電源回路の入出力
特性を示す図であって、第５図に示す回路とほぼ同一の
特性を有するが、部品点数が少なく又基準電圧を不要と
することができる。又第３図の曲線Ｂに示すように入出
力電圧の制限回路を有する昇圧電源回路に比べて高能率
で昇圧されることとなる。

〔発明の効果〕

このため本発明によれば、基準電圧を必要とせず安定化
されたＨレベルを有するクロック信号と出力電圧とをそ
のまま比較することによって、極めて簡単な構或で出力
電圧が急激に上昇しない高能率の昇圧電源回路を得るこ
とができる。

【図面の簡単な説明】

第１図は本発明の昇圧電源回路の一実施例を回路図、第
２図はその動作を示すタイムチャート、第３図は本実施
例及び従来例の昇圧電源回路の特性を示すグラフ、第４
図及び第５図は夫々異なる従来の昇圧電源回路を示す回
路図である。 １１・−・一人力端子　　１２−・・・・一接地端子　
　１３・・・出力ｆｉＡ子　　１４−−−−−一・コン
パレータｌ５・−−一−−−クロフク人力端子　　Ｄ１
〜Ｄ４・−・−　ダイオード　　Ｔｒｉ，　Ｔｒ２−−
−−−−｝ランジスタ′第１図 １１ １４−−−一・−フンｌＳＬ−ク

Claims (1)

【特許請求の範囲】
1. （１）電源に直列接続されクロック信号によって交互に
   導通する一対のスイッチング素子と、電源入力端と出力
   端間に直列接続された複数のダイオードと、 前記各ダイオードのカソード端と、前記一対のスイッチ
   ング素子の共通接続点及び接地端間とに順次交互に接続
   された複数のコンデンサと、を有する昇圧電源回路にお
   いて、 前記出力端の端子電圧とクロック信号とを比較する比較
   器を有し、該比較器の出力を前記一対のスイッチング素
   子の入力端に与えるようにしたことを特徴とする昇圧電
   源回路。