JPH0398023A - Matrix type display device - Google Patents

Matrix type display device

Info

Publication number
JPH0398023A
JPH0398023A JP1235991A JP23599189A JPH0398023A JP H0398023 A JPH0398023 A JP H0398023A JP 1235991 A JP1235991 A JP 1235991A JP 23599189 A JP23599189 A JP 23599189A JP H0398023 A JPH0398023 A JP H0398023A
Authority
JP
Japan
Prior art keywords
wiring
connection
source bus
bus wiring
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1235991A
Other languages
Japanese (ja)
Inventor
Ken Kanamori
金森 謙
Mikio Katayama
幹雄 片山
Kiyoshi Nakazawa
中沢 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1235991A priority Critical patent/JPH0398023A/en
Priority to DE69013239T priority patent/DE69013239T2/en
Priority to KR1019900009060A priority patent/KR930009099B1/en
Priority to EP90306699A priority patent/EP0404528B1/en
Priority to US07/540,594 priority patent/US5268678A/en
Publication of JPH0398023A publication Critical patent/JPH0398023A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136263Line defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136272Auxiliary lines

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To correct plural wire disconnection defects by coupling connection lines at both end parts, leading the couples of connection lines out of a display electrode substrate respectively, and connecting them mutually. CONSTITUTION:If there is a wire disconnection part 5 formed in source bus wiring 1b, the defective source bus wiring 1b and auxiliary wiring 12 are connected at an intersection part 5a by laser light irradiation, etc., and the defective source bus wiring 1b and auxiliary wiring 13 are connected similarly at an intersection part 5b. Then the auxiliary wiring 12 and a connection line 21 are connected by laser light irradiation and the auxiliary wiring 13 and a connection wire 31 are connected similarly. Further, two connection conductors connected to the connection line 21 and connection line 31 are connected electrically. Thus, electric connections are made at five places to connect the parts on both sides of the wire disconnection part 5 of the defective source bus wiring 1b electrically through the connection wiring on a circuit board. Consequently, the wire disconnection defects generated in one block is corrected up to three places.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、バス配線の断線修正機能を有するマトリクス
型表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a matrix type display device having a function of correcting disconnection of bus wiring.

(従来の技術) CRTに代わる画像表示装置として、液晶、EL発光体
、プラズマ発光体等を用いたマトリクス型表示装置が注
目されている。中でも液晶表示装置は携帯用テレビ、ワ
ードブロセソサ、パーソナルコンピュータ等に広く用い
られている。これらに用いられる表示装置には、より精
細で大型のものが望まれている。
(Prior Art) Matrix-type display devices using liquid crystals, EL light emitters, plasma light emitters, etc. are attracting attention as image display devices that can replace CRTs. Among these, liquid crystal display devices are widely used in portable televisions, word processors, personal computers, and the like. Display devices used in these applications are desired to be more precise and larger.

マトリクス型表示装置を用いて精細な画像を表示するた
めには、マトリクスを構成する絵素の大きさを非常に小
さくし、しかも非常に多くの絵素数を用いる必要がある
。絵素数が増大すると、それに伴って走査線及び信号線
として機能するバス配線の数も多くなる。バス配線の数
が多くなるに従い、訪線不良が生じ易くなる。そのうえ
、表示装置の大型化に伴ってバス配線の長さは長くなり
、断線不良の無いバス配線を作製することは益々困難と
なっている。
In order to display fine images using a matrix type display device, it is necessary to make the size of the picture elements constituting the matrix very small and to use a very large number of picture elements. As the number of picture elements increases, the number of bus lines that function as scanning lines and signal lines also increases. As the number of bus wiring increases, line-visit failures are more likely to occur. Moreover, as display devices become larger, the length of bus wiring becomes longer, making it increasingly difficult to manufacture bus wiring without disconnection defects.

く発明が解決しようとする課題) バス配線の断線不良を修正する機能を備えたマトリクス
型表示装置が、特願平1−1 57956号に明らかに
されている。第2A図にこのような断線修正機能を有す
る表示電極基板の一例を示す。
(Problems to be Solved by the Invention) A matrix type display device having a function of correcting disconnection defects in bus wiring is disclosed in Japanese Patent Application No. 1-157956. FIG. 2A shows an example of a display electrode substrate having such a disconnection correction function.

一方向に平行する多数のゲートバス配線2に直交して、
多数のソースバス配線1が平行して設けられている。ソ
ースバス配線1は2組のソースバス配線1a及びlbか
らなり、ソースバス配線1a及び1bはそれぞれ異なっ
たドライバICに接続されている。ゲートバス配線2及
びソースバス配線1は、絶縁膜を介して非導通状態で交
差している。
Orthogonally to a large number of gate bus lines 2 parallel to one direction,
A large number of source bus lines 1 are provided in parallel. The source bus wiring 1 consists of two sets of source bus wiring 1a and lb, and the source bus wiring 1a and 1b are connected to different driver ICs, respectively. The gate bus wiring 2 and the source bus wiring 1 intersect with each other with an insulating film interposed therebetween in a non-conducting state.

ケートハス配線2及びソースバス配il1に囲マれた矩
形の各領域には、絵素電極、スイッチング素子として機
能するT F T (Thin Film 丁rans
istor)がそれぞれ設けられているが、第2A図で
は簡単のため記載を省略してある。
In each rectangular area surrounded by the cell wiring 2 and the source bus wiring 11, there is a thin film transistor (TFT) which functions as a picture element electrode and a switching element.
istor), but their description is omitted in FIG. 2A for the sake of simplicity.

ソースバス配線1の両端部には、それぞれ予備配線3a
及び3bが絶縁膜を介して交差している。
A preliminary wiring 3a is provided at both ends of the source bus wiring 1.
and 3b intersect with each other via an insulating film.

予備配線3a及び3bはゲートバス配線2とは交差する
ことなく、それぞれ基板外部の配線に接続されている。
The preliminary wirings 3a and 3b do not intersect with the gate bus wiring 2, but are connected to wiring outside the substrate.

この基板と対向電極が設けられた対向基板との間に液晶
が封入され、マトリクス型液晶表示装置が構成される。
Liquid crystal is sealed between this substrate and a counter substrate provided with a counter electrode, thereby configuring a matrix type liquid crystal display device.

第2B図に第2A図の基板に接続されるドライバフィル
ムの一例の平面図を示す。ドライバフィルム7上にはド
ライバIC8が設けられ、ドライバIC8からはソース
バス配線1aに接続されるソースパス用配線9が設けら
れている。ソースバス用配線9に並行して、フィルム上
予?R配線1oが設けられている。フィルム上予備配線
10の一方の端部10aは、アクティブマトリクス基板
上の予備配線3aの端部4aに接続されている。フィル
ム上予備配線10の他方の端部10bは回路基板(図示
せず)上に導かれた接続用配線に接続されている。
FIG. 2B shows a plan view of an example of a driver film connected to the substrate of FIG. 2A. A driver IC 8 is provided on the driver film 7, and a source path wiring 9 connected to the source bus wiring 1a is provided from the driver IC 8. In parallel to the source bus wiring 9, do you plan on the film? An R wiring 1o is provided. One end 10a of the on-film preliminary wiring 10 is connected to the end 4a of the preliminary wiring 3a on the active matrix substrate. The other end 10b of the on-film preliminary wiring 10 is connected to a connection wiring led on a circuit board (not shown).

第2A図の基板上のもう一組のソースバス配線1b及び
予備配線3bは、第2B図に示すものと同様の他のドラ
イバフィルム上のソースバス用配線及びフィルム上予備
配線にそれぞれ接続されている。予備配113bが接続
されたフィルム上予備配線は、更に上記の回路基板上に
導かれた接続用配線に接続されている。上記の回路基板
上では2つの予備配線3a及び3bに接続された2つの
接続用配線が、後に互いに接続できるように配されてい
る。
Another set of source bus wiring 1b and auxiliary wiring 3b on the board in FIG. 2A are connected to source bus wiring on another driver film and on-film auxiliary wiring similar to those shown in FIG. 2B, respectively. There is. The preliminary wiring on the film to which the preliminary wiring 113b is connected is further connected to the connection wiring led on the circuit board. On the above circuit board, two connection wires connected to the two preliminary wires 3a and 3b are arranged so that they can be connected to each other later.

この表示電極基板のソースバス配線1に断線不良が生じ
た場合の修正方法を以下に示す。第2A図に示すように
ソースバス配線1bに断線部5が生じている場合には、
不良ソースバス配線1bと予備配線3aとが、交差部5
aに於て接続される。
A method of correcting a disconnection defect occurring in the source bus wiring 1 of the display electrode substrate will be described below. If a disconnection 5 occurs in the source bus wiring 1b as shown in FIG. 2A,
The defective source bus wiring 1b and the spare wiring 3a intersect at the intersection 5.
Connected at a.

この接続は、交差部5aにレーザ光等の光エネルギーを
照射することにより行われる。同様に、不良ソースバス
配線1bと予備配線3bとが、交差部5bに於で接続さ
れる。更に前述の回路基板上に於て、予備配線3a及び
3bに接続された2つの接続用配線が電気的に接続され
る。このように3箇所で電気的接続を行うことにより、
不良ソースバス配線1bの断線部5の両側の部分が、回
路基板上の接続用配線を介して電気的に接続される。
This connection is performed by irradiating the intersection 5a with optical energy such as a laser beam. Similarly, the defective source bus wiring 1b and the spare wiring 3b are connected at the intersection 5b. Furthermore, on the aforementioned circuit board, two connection wires connected to the preliminary wires 3a and 3b are electrically connected. By making electrical connections in three places in this way,
Portions on both sides of the disconnection portion 5 of the defective source bus wiring 1b are electrically connected via connection wiring on the circuit board.

このようにして修正を行えば、修正後の不良ソ一スバス
配線の負荷容量及び電気抵抗を殆ど増大させることなく
断線不良部分を修正することができる。従って、この修
正によってドライバIC8が能力不足となることもなく
、不良ソースバス配線lb上の信号遅延も生じない。
If the correction is performed in this manner, the disconnection defective portion can be corrected without substantially increasing the load capacity and electrical resistance of the defective source bus wiring after correction. Therefore, due to this correction, the driver IC 8 will not have insufficient capacity, and no signal delay will occur on the defective source bus wiring lb.

しかし、第2A図の基板では2箇所以上の断線部が発生
すると、すべての断線部を修正することができない。も
し2箇所でソースバス配線1と予備配線1a及びlbと
を接続すると、これらの一方のソースバス配線へ入力さ
れる信号が他方のソースバス配線へも入力され、これら
のソースバス配線は本来の機能を果たすことができなく
なる。
However, in the board of FIG. 2A, if two or more disconnections occur, it is not possible to repair all the disconnections. If source bus wiring 1 and spare wiring 1a and lb are connected at two places, a signal input to one of these source bus wirings will also be input to the other source bus wiring, and these source bus wirings will be connected to the original source bus wiring. become unable to perform functions.

第3図に、2筺所以上の断線部を修正し得る基板の一例
の平面図を示す。この基板ではソースバス配線lは2つ
のブロックに分割されている。
FIG. 3 shows a plan view of an example of a board capable of repairing two or more disconnections. In this board, the source bus wiring l is divided into two blocks.

方のブロソクはソースバス配線1a及び1bから戊り、
もう一方のブロックはソースバス配線1c及び1dから
成る。各ソースバス配線1aS lb,IC及びldは
、それぞれ異なるドライバフィルム上のドライバICに
接続されている。ソースバス配線1a及び1bのブロッ
クの両端部には、それぞれ予備配線3a及び3bが絶縁
膜を介して交差している。同様に、ソースパス配線1c
及び1dのブロックの両端部には、それぞれ予備配線3
C及び3dが絶縁膜を介して交差している。
The other block is cut out from the source bus wiring 1a and 1b,
The other block consists of source bus lines 1c and 1d. Each source bus wiring 1aS lb, IC, and ld is connected to a driver IC on a different driver film. Preparatory wiring lines 3a and 3b intersect at both ends of the blocks of source bus wiring lines 1a and 1b, respectively, with an insulating film interposed therebetween. Similarly, source path wiring 1c
Preliminary wiring 3 is provided at both ends of the block 1d and 1d.
C and 3d intersect with each other via an insulating film.

ソースバス配線1a及びIt)から成る一方のブロック
では、予備配線3aの一方の端部4aの他に、他方の端
部4cもフィルム上予備配線11を介して回路基板上に
導かれた接続用配線に接続されている。同様に、予備配
線3bの一方の端部4bの他に、他方の端部4Cもフィ
ルム上予備配線を介して回路基板上に導かれた接続用配
線に接続されている。回路基板上では端部4aに接続さ
れた接続用配線と、端部4dに接続された接続用配線と
が互いに接続可能に配されている。同様に、端部4bに
接続された接続用配線と、端部4cに接続された接続用
配線とが互いに接続可能に配されている。同様にもう一
方のブロックに於いても、それぞれの予備配線3C及び
3dのそれぞれの両端部は、フィルム上予備配線を介し
て回路基板上に導かれた接続用配線によって、互いに接
続可能に配されている。
In one block consisting of the source bus wiring 1a and It), in addition to one end 4a of the preliminary wiring 3a, the other end 4c is also used for connection led onto the circuit board via the preliminary wiring 11 on the film. connected to wiring. Similarly, in addition to one end 4b of the preliminary wiring 3b, the other end 4C is also connected to the connection wiring led onto the circuit board via the preliminary wiring on the film. On the circuit board, a connection wire connected to the end 4a and a connection wire connected to the end 4d are arranged so as to be connectable to each other. Similarly, the connection wiring connected to the end 4b and the connection wiring connected to the end 4c are arranged so as to be connectable to each other. Similarly, in the other block, both ends of each of the preliminary wirings 3C and 3d are arranged so as to be connectable to each other by connection wiring led onto the circuit board via the preliminary wiring on the film. ing.

第3図に示す基板では、断線部5の他に、同一ブロック
内に発生したもう一つの断線部15をも修正し得る。断
線部5及び15の修正は、まず、断線部5を生じている
不良ソースバス配線1bと予備配線3a及び3bとが、
それぞれ交差部5a及び5bに於て接続される。同様に
、断線部15を生じている不良ソースバス配線1aと予
備配線3a及び3bとが交差部15a及び15bに於て
、それぞれ接続される。次に、予備配線3a上の交差部
5a.!:15aとの間の例えば6aに示す点で、予備
配線3aが切断される。同様に、予備配線3b上の交差
部5bと15bとの間の6bに示す点で、予備配線3b
が切断される。更に、上述の回路基板上で端部4aに接
続された接続用配線と、端部4dに接続された接続用配
線とが接続される。
In the board shown in FIG. 3, in addition to the disconnection 5, it is also possible to repair another disconnection 15 that occurs within the same block. To correct the disconnections 5 and 15, first, the defective source bus wiring 1b causing the disconnection 5 and the spare wiring 3a and 3b are
They are connected at intersections 5a and 5b, respectively. Similarly, the defective source bus wiring 1a having the disconnected portion 15 and the spare wirings 3a and 3b are connected at the intersections 15a and 15b, respectively. Next, the intersection 5a on the preliminary wiring 3a. ! :15a, the preliminary wiring 3a is cut, for example, at a point shown at 6a. Similarly, at the point 6b between the intersections 5b and 15b on the preliminary wiring 3b, the preliminary wiring 3b
is disconnected. Furthermore, the connection wiring connected to the end 4a and the connection wiring connected to the end 4d on the circuit board described above are connected.

同様に、端部4bに接続された接続用配線と、端部4C
に接続された接続用配線とが接続される。
Similarly, the connection wiring connected to the end 4b and the end 4C
The connection wiring connected to is connected.

このように第3図の基板では1ブロック当り2箇所の断
線部を修正し得る。この基板全体では修正し得る断線不
良の最大数は4である。しかし、lブロック内に3箇所
の断線不良が生じると、第3図の基板では完全に修正し
得ない。このように第3図の基板では、断線不良の発生
する位置によっては、最大数の断線不良を修正すること
ができない場合がある。
In this way, in the circuit board of FIG. 3, two disconnections per block can be corrected. The maximum number of disconnections that can be corrected in this entire board is four. However, if three disconnections occur in the l block, the circuit board shown in FIG. 3 cannot completely correct the problem. As described above, in the board shown in FIG. 3, depending on the position where the disconnection defects occur, it may not be possible to correct the maximum number of disconnection defects.

本発明はこのような問題点を解決するものであり、本発
明の目的は、複数の断線不良を修正することができ、し
かも、それらの発生位置による制約が少ないマトリクス
型表示装置を提供することである。
The present invention solves these problems, and an object of the present invention is to provide a matrix type display device that can correct a plurality of disconnection defects and is less restricted by the position where they occur. It is.

(課題を解決するための手段) 本発明のマトリクス型表示装置は、マトリクス状に配列
された絵素電極と、該絵素電極の間にそれぞれ一方向に
列をなして縦横に配線された走査線及び信号線と、を有
する表示電極基板を備えたマトリクス型表示装置であっ
て、該走査線及び該信号線の列の少なくとも一方の列の
両端部のそれぞれに、該一方の列と絶縁膜を介して交差
する複数の予備配線と、複数の該予備配線と絶縁膜を介
して交差する複数の接続線と、を有し、複数の該接続線
のそれぞれが該両端部間で対を成し、対を成す該接続線
のそれぞれが該表示電極基板の外部へ引き出され、互い
に接続可能に配されており、そのことによって上記目的
が達成される。
(Means for Solving the Problems) A matrix type display device of the present invention includes picture element electrodes arranged in a matrix, and scanning lines arranged vertically and horizontally in rows in one direction between the picture element electrodes. A matrix type display device including a display electrode substrate having a line and a signal line, the scanning line and the signal line having an insulating film and an insulating film at each end of at least one of the lines. and a plurality of connection lines that intersect with the plurality of preliminary wirings via an insulating film, and each of the plurality of connection lines forms a pair between the two ends. However, each of the pair of connection lines is drawn out of the display electrode substrate and arranged so as to be connectable to each other, thereby achieving the above object.

(作用) 本発明のマトリクス型表示装置では、走査線、信号線等
のバス配線に発生した断線不良は、予備配線及び接続線
を用いて修正される。この修正は次のようにして行われ
る。まず、断線部を生じている不良バス配線と、不良バ
ス配線の両端部に交差する2つの予備配線とが接続され
る。この接続は、不良バス配線と予備配線との交差部に
レーザ光等の光エネルギーを照射することにより行われ
る。更に、不良バス配線に接続されたそれぞれの予備配
線と、それぞれの予備配線に交差する接続線とが、レー
ザ光等の照射により接続される。最後にそれぞれの接続
線から引き出され、接続可能に配されている部分が電気
的に接続される。このようにして1箇所の断線不良が修
正される。
(Function) In the matrix type display device of the present invention, disconnection defects occurring in bus wiring such as scanning lines and signal lines are corrected using spare wiring and connection lines. This modification is performed as follows. First, a defective bus wiring having a disconnected portion and two spare wirings crossing both ends of the defective bus wiring are connected. This connection is made by irradiating optical energy such as laser light to the intersection of the defective bus wiring and the spare wiring. Further, each of the spare wirings connected to the defective bus wiring and the connection lines that intersect with each of the spare wirings are connected by irradiation with laser light or the like. Finally, the parts that are pulled out from each connection line and arranged so that they can be connected are electrically connected. In this way, a disconnection defect at one location is corrected.

本発明では異なるバス配線に発生した複数の断線不良を
修正することができる。その場合には断線部を生じてい
るそれぞれの不良バス配線の両端部が、何れかの予備配
線に接続される。次に、同一予備配線に2以上の不良バ
ス配線が接続されている場合には、これら不良バス配線
が接続されている部分の間で予備配線が切断される。次
に、切断された予備配線の部分のそれぞれと、該部分と
交差する接続線とが電気的に接続される。このように、
複数の断線部を修正する場合には、切断された各予備配
線の部分に、1以上の接続線が交差している必要がある
。更に、各予備配線の部分に接続された接続線から引き
出されて接続可能に配されている部分が、電気的に接続
される。これにより、不良バス配線の断線部の両側の部
分が、予備配線と接続線とを介して電気的に接続される
According to the present invention, multiple disconnections occurring in different bus wirings can be corrected. In that case, both ends of each defective bus wiring in which a disconnection occurs are connected to one of the spare wirings. Next, if two or more defective bus lines are connected to the same spare line, the spare line is cut between the parts to which these defective bus lines are connected. Next, each of the cut portions of the preliminary wiring is electrically connected to a connection line that intersects the portion. in this way,
When repairing a plurality of disconnections, it is necessary that one or more connection lines intersect each disconnected portion of the spare wiring. Further, the portions drawn out from the connecting wires connected to the respective preliminary wiring portions and disposed so as to be connectable are electrically connected. As a result, the portions on both sides of the disconnected portion of the defective bus wiring are electrically connected via the spare wiring and the connection line.

本発明では修正し得る断線不良箇所の最大数は、接続線
の対の数以下となる。この最大数は予備配線の数、接続
線の対の数等に依存する。また、複数の断線不良を全て
修正し得るかどうかは、これらの断線不良の発生位置と
、接続線が設けられている位置とに依存する。
In the present invention, the maximum number of disconnection defects that can be corrected is less than or equal to the number of pairs of connecting wires. This maximum number depends on the number of spare wiring lines, the number of pairs of connection lines, etc. Furthermore, whether or not all of the plurality of disconnections can be corrected depends on the positions where these disconnections occur and the positions where the connection lines are provided.

(実施例) 本発明を実施例について以下に説明する。(Example) The invention will now be described with reference to examples.

第1図に本発明のマトリクス型表示装置に用いられる表
示電極基板の1例の概略平面図を示す。
FIG. 1 shows a schematic plan view of an example of a display electrode substrate used in a matrix type display device of the present invention.

並行する多数のゲートバス配線2上に絶縁膜が全面に形
成され、該絶縁膜上には並行する多数のソースバス配線
1がゲートバス配線2に交差して設けられている。本実
施例ではソースバス配線1は2つのブロックに分割され
ている。一方のブロソクはソースバス配線1a及びIb
から成り、もう一方のブロックはソースバス配線lc及
び1dから成名。各ソースバス配線1a,lb,Ic及
び1dはそれぞれ異なるドライバフィルム上に導かれ、
異なるドライバ■cに接続されている。ソースバス配線
1の一方の端部の下方には、予備配線1l及び12が上
記絶縁膜を介して交差している。
An insulating film is formed over the entire surface of a large number of parallel gate bus lines 2, and a large number of parallel source bus lines 1 are provided on the insulating film so as to intersect with the gate bus lines 2. In this embodiment, the source bus wiring 1 is divided into two blocks. One block is source bus wiring 1a and Ib.
The other block consists of source bus wiring lc and 1d. Each source bus wiring 1a, lb, Ic and 1d is guided on a different driver film,
Connected to a different driver ■c. Below one end of the source bus line 1, spare lines 1l and 12 intersect with each other with the insulating film interposed therebetween.

同様に、ソースバス配線lのもう一方の端部の下方には
、それぞれ予備配線13及び14が絶縁膜を介して交差
している。
Similarly, below the other end of the source bus line l, preliminary lines 13 and 14 intersect with each other with an insulating film interposed therebetween.

これらの予備配線11,12、13及びl4は、ゲート
バス配線2に並行して設けられ、ゲートバス配線2と同
時に形成される。予備配線11及び12上には、接続線
2工、22、23及び24が上記絶縁膜を介して交差し
ている。同様に、予備配線13及び14上には、接続線
31、32、33及び34が上記絶縁膜を介して交差し
ている。
These preliminary wirings 11, 12, 13, and l4 are provided in parallel with the gate bus wiring 2, and are formed at the same time as the gate bus wiring 2. Two connection lines 22, 23 and 24 cross over the preliminary wirings 11 and 12 with the insulating film interposed therebetween. Similarly, connection lines 31, 32, 33, and 34 cross over the preliminary wirings 13 and 14 via the insulating film.

接続線21〜24、及び接続線31〜34はソースバス
配線1と同時に形成される。本実施例では接続線21〜
24は、予備配線1l及び12とは接続されていない。
The connection lines 21 to 24 and the connection lines 31 to 34 are formed simultaneously with the source bus wiring 1. In this embodiment, the connection lines 21 to
24 is not connected to the preliminary wirings 1l and 12.

同様に、接続線31〜34は予備配線l3及び14とは
接続されていない。
Similarly, the connection lines 31 to 34 are not connected to the preliminary wirings l3 and 14.

ゲートバス配線2及びンースバス配線1に囲まれた矩形
の各領域には、絵素電極、スイッチング素子として機能
するTPTがそれぞれ設けられているが、第l図では簡
単のため記載を省略してある。この基板と対向′:4極
を備えた対向基板との間に液晶が封入され、マトリクス
型液晶表示装置が構成される。
Each rectangular area surrounded by the gate bus wiring 2 and the ground bus wiring 1 is provided with a TPT which functions as a picture element electrode and a switching element, but their description is omitted in FIG. 1 for simplicity. . A liquid crystal is sealed between this substrate and a counter substrate having four opposing poles, thereby forming a matrix type liquid crystal display device.

接続線21及び22とソースバス配線1aとは同じドラ
イバフィルム(図示せず)上に導かれ、更に、接続線2
l及び22は回路基板上に導かれた接続用配線に接続さ
れている。同様に、接続線31及び32とソースバス配
線1bとは同じドライバフィルム(図示せず)上に導か
れ、更に、接続線3l及び32は回路基板上に導かれた
接続用配線に接続されている。接続線21及び22に接
続された接続用配線は、それぞれ接続線31及び32に
接続された接続用配線と、回路基板上で接続可能に配さ
れている。
The connection lines 21 and 22 and the source bus line 1a are led on the same driver film (not shown), and the connection line 2
1 and 22 are connected to connection wiring led on the circuit board. Similarly, the connection lines 31 and 32 and the source bus wiring 1b are led on the same driver film (not shown), and the connection lines 3l and 32 are connected to connection wiring led on the circuit board. There is. The connection wires connected to the connection lines 21 and 22 are arranged so as to be connectable to the connection wires connected to the connection lines 31 and 32, respectively, on the circuit board.

同様に、接続線23及び24、並びに接続線33及び3
4は、それぞれソースバス配線1c及び1dが接続され
ているドライバフィルム(図示セず)を介して回路基板
上に導かれている。接続線23及び24に接続された接
続用配線は、それぞれ接続線33及び34に接続された
接続用配線と接続可能に配されている。
Similarly, connection lines 23 and 24 and connection lines 33 and 3
4 are led onto the circuit board via driver films (not shown) to which source bus lines 1c and 1d are connected, respectively. The connection wires connected to the connection lines 23 and 24 are arranged so as to be connectable to the connection wires connected to the connection lines 33 and 34, respectively.

本実施例に於いて、ソースバス配線lI7)1本ニ断線
不良が生じた場合の修正方法の1例を以下に示す。第1
図に示すようにソースバス配線1bに断線部5が生じて
いる場合には、不良ソースバス配線1bと予備配線l2
とが、交差部5aに於てレーザ光照射等により接続され
る。同様に、不良ソースバス配線1bと予備配線13と
が、交差部5bに於で接続される。次に、予備配線12
と接続線21とがレーザ光照射により接続される。同様
に、予備配線13と接続線31とが接続される。
In this embodiment, an example of a correction method when a disconnection failure occurs in one source bus wiring lI7) is shown below. 1st
As shown in the figure, if a disconnection 5 occurs in the source bus wiring 1b, the defective source bus wiring 1b and the spare wiring l2
are connected at the intersection 5a by laser beam irradiation or the like. Similarly, the defective source bus wiring 1b and the spare wiring 13 are connected at the intersection 5b. Next, the preliminary wiring 12
and the connection line 21 are connected by laser beam irradiation. Similarly, the preliminary wiring 13 and the connection line 31 are connected.

更に前述の回路基板上に於て、接続線2l及び接続線3
lに接続された2つの接続用配線が電気的に接続される
。このように5箇所で電気的接続を行うことにより、不
良ソースバス配線1bの断線部5の両側の部分が、回路
基板上の接続用配線を介して電気的に接続される。
Further, on the circuit board mentioned above, the connection line 2l and the connection line 3
The two connection wirings connected to l are electrically connected. By making electrical connections at five locations in this manner, the portions on both sides of the disconnection portion 5 of the defective source bus wiring 1b are electrically connected via the connection wiring on the circuit board.

本実施例では1つのブロックに発生した断線不良を3箇
所まで修正し得る。ソースパス配線1a及びibのブロ
ックに於いて、3箇所の断線不良が発生した場合を例に
挙げる。前述の断線部5に加え、第1図に示すように断
線部15及び25が生じている場合には、まず、断線部
5が上述と同様に修正される。同様に、断線部15を生
じている不良ソースバス配線1aと予備配線12とが、
交差部15aに於てレーザ光照射により接続される。同
様に、不良ソースバス配線1aと予備配線13とが、交
差部15bに於で接続される。次に、予備配線12及び
13と、接続線22及び32とがそれぞれレーザ光照射
により接続された後、前述の回路基板上に於て、接続線
22及び接続線32とに接続された2つの接続用配線が
電気的に接続される。更に、6a及び6bに示す位置に
於いて、それぞれ予備配!!iI12及び13がレーザ
光照射によって切断される。
In this embodiment, up to three disconnection defects occurring in one block can be corrected. Let us take as an example a case where disconnections occur at three locations in blocks of source path wirings 1a and ib. If, in addition to the above-mentioned broken line 5, there are broken lines 15 and 25 as shown in FIG. 1, the broken line 5 is first corrected in the same manner as described above. Similarly, the defective source bus wiring 1a and the spare wiring 12 that have caused the disconnection part 15 are
Connection is made at the intersection 15a by laser beam irradiation. Similarly, the defective source bus wiring 1a and the spare wiring 13 are connected at the intersection 15b. Next, after the preliminary wirings 12 and 13 and the connection lines 22 and 32 are connected by laser beam irradiation, the two lines connected to the connection lines 22 and 32 are placed on the aforementioned circuit board. The connection wiring is electrically connected. Furthermore, at the positions shown in 6a and 6b, there are preliminary arrangements, respectively! ! iI12 and 13 are cut by laser beam irradiation.

次に、断線部25を生じている不良ソースバス配線1a
と予備配線1lとが、交差部25aに於て接続される。
Next, the defective source bus wiring 1a that has caused the disconnection part 25.
and the preliminary wiring 1l are connected at the intersection 25a.

同様に、不良ソースバス配線1aと予備配線14とが、
交差部25bに於で接続される。次に、予備配線1l及
び14と、接続線23及び33とがそれぞれレーザ光照
射により接続される。更に前述の回路基板上に於で、接
続線23及び接続線33とに接続された2つの接続用配
線が接続される。
Similarly, the defective source bus wiring 1a and the spare wiring 14 are
It is connected at the intersection 25b. Next, the preliminary wirings 1l and 14 and the connection lines 23 and 33 are connected by laser beam irradiation, respectively. Furthermore, two connection wirings connected to the connection line 23 and connection line 33 are connected on the aforementioned circuit board.

上述のように、不良ソースバス配線1bの断線部5の両
側の部分は、予備配線12、接続線21、接続線31及
び予備配線13によって電気的に接続される。同様に、
不良ソースバス配線1aの断線部15の両側の部分は、
予備配線12、接続線22、接続線32及び予備配線l
3によって電気的に接続される。更に、不良ンースバス
配線1aの断線部25の両側の部分は、予備配線11,
接続線23、接続線33、及び予備配線14によって電
気的に接続される。
As described above, the portions on both sides of the disconnection portion 5 of the defective source bus wiring 1b are electrically connected by the preliminary wiring 12, the connection line 21, the connection line 31, and the preliminary wiring 13. Similarly,
The parts on both sides of the disconnection part 15 of the defective source bus wiring 1a are as follows:
Preliminary wiring 12, connection line 22, connection line 32 and preliminary wiring l
electrically connected by 3. Furthermore, the portions on both sides of the disconnected portion 25 of the defective bus wiring 1a are connected to the preliminary wiring 11,
They are electrically connected by the connection line 23, the connection line 33, and the preliminary wiring 14.

本実施例では上述の3箇所の断線部以外に、ンースバス
配線IC及び1dのブロックに発生した、更にもう1箇
所の断線不良が修正され得る。ソースバス配線1dに断
線部35が生じている場合を例に挙げる。まず、不良ソ
ースバス配線1dと、予備配線11及び14とが、それ
ぞれ交差部35a及び35bに於てレーザ光照射により
接続される。次に、予備配線l1及び14と、接続線2
4及び34とが、それぞれレーザ光照射により接続され
る。そして、前述の回路基板上に於て、接続線24及び
接続線34とに接続された2つの接続用配線が電気的に
接続される。更に、16a及び16t)に示す位置に於
いて、それぞれ予備配線l1及びl4がレーザ光照射に
よって切断される。
In this embodiment, in addition to the three disconnections described above, one more disconnection defect occurring in the first bus wiring IC and the block 1d can be corrected. Let us take as an example a case where a disconnection portion 35 occurs in the source bus wiring 1d. First, the defective source bus wiring 1d and the spare wirings 11 and 14 are connected by laser beam irradiation at the intersections 35a and 35b, respectively. Next, the preliminary wiring l1 and 14 and the connecting wire 2
4 and 34 are connected by laser beam irradiation, respectively. Then, on the aforementioned circuit board, the two connection wires connected to the connection line 24 and the connection line 34 are electrically connected. Further, at positions 16a and 16t), the preliminary wirings 11 and 14 are cut by laser beam irradiation, respectively.

このようにして不良ソースバス配線1dの断線部35の
両側の部分は、予備配線l1、接続線24、接続線34
、及び予備配線14によって電気的に接続される。
In this way, the parts on both sides of the disconnection part 35 of the defective source bus wiring 1d are connected to the spare wiring l1, the connection line 24, and the connection line 34.
, and are electrically connected by a preliminary wiring 14.

本実施例の構成によれば、一方のブロックでは3箇所の
断線部を修正することができる。しかし、一方のブロソ
クで3箇所の断線部の修正を行った後は、もう一方のブ
ロックではただl箇所の断線部を修正し得るのみとなる
。本実施例はこの点を考慮すると利点が少ないように見
える。しかし、実際の生産場面での生産性を考慮すると
、1つの表示装置当り3本のバス配線を修正するのが限
度となる。従って、多くの不良バス配線を修正し得るよ
り、断線部の発生箇所による制約が少ない方が利点は大
きい。
According to the configuration of this embodiment, three disconnections can be corrected in one block. However, after the three disconnections are corrected in one block, the other block can only correct l disconnections. Considering this point, this embodiment appears to have little advantage. However, in consideration of productivity in actual production, the limit is to modify three bus wirings per one display device. Therefore, it is more advantageous to have fewer restrictions depending on the location of the disconnection than to be able to correct many defective bus wirings.

本実施例に於て、ソースバス配線1の両端部のそれぞれ
に、更に1本の予備配線を設ければ、lブロック当り4
箇所の断線不良を修正し得る。このように予備配線を増
やしても、修正し得る断線不良の最大数は接続線の対の
数に制限され、やはり4箇所である。更に接続線の対の
数を増加させることにより、この最大数を大きくし得る
In this embodiment, if one additional spare wiring is provided at each end of the source bus wiring 1, 4
It is possible to correct disconnection defects at locations. Even if the number of spare wirings is increased in this way, the maximum number of disconnections that can be corrected is limited to the number of pairs of connection lines, which is still four. By further increasing the number of connecting wire pairs, this maximum number can be increased.

本実施例ではソースバス配線を修正する機能を有するマ
トリクス型表示装置について説明したが、本発明はゲー
トバス配線を修正し得る構成とすることもできる。更に
ソースバス配線及びゲートバス配線の何れをも修正し得
る構成とすることもできる。
In this embodiment, a matrix type display device having a function of modifying the source bus wiring has been described, but the present invention can also be configured to be able to modify the gate bus wiring. Furthermore, it is also possible to adopt a configuration in which both the source bus wiring and the gate bus wiring can be modified.

本実施例ではソースバス配線に断線不良が生した場合を
例として示したが、本発明によればンースバス配線及び
ゲートバス配線との間のリーク不良も修正し得る。この
ようなリーク不良が発生した場合には、リーク箇所の両
端に於いてこれらのバス配線が切断され、本実施例と同
様にこの切断箇所が修正される。
In this embodiment, a case where a disconnection failure occurs in the source bus wiring is shown as an example, but according to the present invention, leakage failure between the source bus wiring and the gate bus wiring can also be corrected. When such a leakage defect occurs, these bus wirings are cut at both ends of the leakage point, and the cut points are corrected in the same way as in this embodiment.

(発明の効果) 本発明のマトリクス型表示装置では、複数の断線不良を
修正することができ、しかも、それらの発生位置による
制約が少ない。従って、本発明によれば表示装置の歩留
りが向上し、表示装置のコストダウンに寄与することが
できる。
(Effects of the Invention) In the matrix type display device of the present invention, a plurality of disconnection defects can be corrected, and there are fewer restrictions due to the positions where they occur. Therefore, according to the present invention, the yield of display devices can be improved and the cost of display devices can be reduced.

4     の   な! 日 第1図は本発明のマ}+7クス型表示装置の1実施例に
用いられる表示電極基板を示す概略平面図、第2A図は
断線不良の修正機能を有する表示電極基板の概略平面図
、第2B図は第2A図の基板に接続されるドライバフィ
ルムの平面図、第3図は複数の断線不良を修正し得る表
示電極基板の概略平面図である。
4 no na! 1 is a schematic plan view showing a display electrode substrate used in one embodiment of a square type display device of the present invention, and FIG. 2A is a schematic plan view of a display electrode substrate having a function of correcting disconnection defects. FIG. 2B is a plan view of a driver film connected to the substrate of FIG. 2A, and FIG. 3 is a schematic plan view of a display electrode substrate capable of correcting a plurality of disconnection defects.

1,  la,  lb,  lc,  Id−−−ソ
ースバス配線、2・・・ゲートバス配線、5,15,2
5.35・・・断線部、5a,  15a,  25a
,  35a,  5b,  15b,25b,35b
・・・交差部、11,  12,  13,l4・・・
予備配線、21,  22,  23,  24,31
.32,33.34・・・接続線。
1, la, lb, lc, Id --- source bus wiring, 2... gate bus wiring, 5, 15, 2
5.35...Disconnection part, 5a, 15a, 25a
, 35a, 5b, 15b, 25b, 35b
...intersection, 11, 12, 13, l4...
Preliminary wiring, 21, 22, 23, 24, 31
.. 32, 33, 34... Connection line.

以上that's all

Claims (1)

【特許請求の範囲】[Claims] 1、マトリクス状に配列された絵素電極と、該絵素電極
の間にそれぞれ一方向に列をなして縦横に配線された走
査線及び信号線と、を有する表示電極基板を備えたマト
リクス型表示装置であって、該走査線及び該信号線の列
の少なくとも一方の列の両端部のそれぞれに、該一方の
列と絶縁膜を介して交差する複数の予備配線と、複数の
該予備配線と絶縁膜を介して交差する複数の接続線と、
を有し、複数の該接続線のそれぞれが該両端部間で対を
成し、対を成す該接続線のそれぞれが該表示電極基板の
外部へ引き出され、互いに接続可能に配されているマト
リクス型表示装置。
1. A matrix type including a display electrode substrate having picture element electrodes arranged in a matrix, and scanning lines and signal lines arranged vertically and horizontally in rows in one direction between the picture element electrodes. The display device includes a plurality of preliminary wirings, each of which intersects with the one column via an insulating film, at each end of at least one of the scanning line and signal line columns, and a plurality of the preliminary wirings. and multiple connection lines that intersect through an insulating film,
, each of the plurality of connection lines forms a pair between the two ends, and each of the pair of connection lines is drawn out to the outside of the display electrode substrate and arranged so as to be connectable to each other. Type display device.
JP1235991A 1989-06-20 1989-09-12 Matrix type display device Pending JPH0398023A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1235991A JPH0398023A (en) 1989-09-12 1989-09-12 Matrix type display device
DE69013239T DE69013239T2 (en) 1989-06-20 1990-06-20 Matrix display device.
KR1019900009060A KR930009099B1 (en) 1989-06-20 1990-06-20 Display device of matrix type
EP90306699A EP0404528B1 (en) 1989-06-20 1990-06-20 Matrix-type display device
US07/540,594 US5268678A (en) 1989-06-20 1990-06-20 Matrix-type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1235991A JPH0398023A (en) 1989-09-12 1989-09-12 Matrix type display device

Publications (1)

Publication Number Publication Date
JPH0398023A true JPH0398023A (en) 1991-04-23

Family

ID=16994194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1235991A Pending JPH0398023A (en) 1989-06-20 1989-09-12 Matrix type display device

Country Status (1)

Country Link
JP (1) JPH0398023A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350824A (en) * 1991-05-29 1992-12-04 Sanyo Electric Co Ltd Display device and its disconnection defect remedying method
JPH052176A (en) * 1991-06-25 1993-01-08 Sanyo Electric Co Ltd Liquid crystal display device
US6023310A (en) * 1997-02-06 2000-02-08 Mitsubishi Denki Kabushiki Kaisha Active matrix liquid crystal display with repeating repair line pattern
JP2001166704A (en) * 1999-12-09 2001-06-22 Fujitsu Ltd Display device
JP2007167906A (en) * 2005-12-22 2007-07-05 Denso Corp Die casting device
CN102289838A (en) * 2011-08-26 2011-12-21 厦门大学 Method for generating dynamic writing animation from calligraphy Chinese character image

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350824A (en) * 1991-05-29 1992-12-04 Sanyo Electric Co Ltd Display device and its disconnection defect remedying method
JPH052176A (en) * 1991-06-25 1993-01-08 Sanyo Electric Co Ltd Liquid crystal display device
US6023310A (en) * 1997-02-06 2000-02-08 Mitsubishi Denki Kabushiki Kaisha Active matrix liquid crystal display with repeating repair line pattern
US6078369A (en) * 1997-02-06 2000-06-20 Mitsubishi Denki Kabushiki Kaisha Method of fabricating an active matrix liquid crystal display with repeating repair line pattern
JP2001166704A (en) * 1999-12-09 2001-06-22 Fujitsu Ltd Display device
JP2007167906A (en) * 2005-12-22 2007-07-05 Denso Corp Die casting device
CN102289838A (en) * 2011-08-26 2011-12-21 厦门大学 Method for generating dynamic writing animation from calligraphy Chinese character image

Similar Documents

Publication Publication Date Title
KR100372300B1 (en) Thin film transistor array panel for liquid crystal display having repair lines
US6111558A (en) Liquid crystal displays including closed loop repair lines and methods of repairing same
JP2002328384A (en) Liquid crystal display including repairing system
JPH08320466A (en) Active matrix substrate and method for correcting its defect
JPH10123563A (en) Liquid crystal display device and its fault correction method
JPH0398023A (en) Matrix type display device
JP3167633B2 (en) Liquid crystal display
JP3832040B2 (en) Matrix type display device
JP2523190B2 (en) Matrix type display device
KR100318537B1 (en) thin film transistor substrates for liquid crystal displays and repairing methods thereof
JPH10123545A (en) Display panel for liquid crystal display device
KR0151269B1 (en) Lcd device
JPH0323425A (en) Matrix type display device
US11251204B2 (en) Array substrate, method for repairing same, and display device
KR100520376B1 (en) Liquid crystal display
JP3086388B2 (en) Matrix type display device
JPH05333370A (en) Active matrix type liquid crystal display element
JP2573712B2 (en) Matrix type display device
JPH10253978A (en) Liquid crystal display device
JP2622174B2 (en) Matrix type display device
JPH02204727A (en) Active matrix substrate
JPH0961852A (en) Liquid crystal image display device and method for relieving its disconnection defect
JPS63183484A (en) Matrix type display device
JP2552383B2 (en) Matrix type display device
JPH0437824A (en) Matrix type display device