KR100318537B1 - thin film transistor substrates for liquid crystal displays and repairing methods thereof - Google Patents

thin film transistor substrates for liquid crystal displays and repairing methods thereof Download PDF

Info

Publication number
KR100318537B1
KR100318537B1 KR1019990009421A KR19990009421A KR100318537B1 KR 100318537 B1 KR100318537 B1 KR 100318537B1 KR 1019990009421 A KR1019990009421 A KR 1019990009421A KR 19990009421 A KR19990009421 A KR 19990009421A KR 100318537 B1 KR100318537 B1 KR 100318537B1
Authority
KR
South Korea
Prior art keywords
common electrode
line
electrode line
point
repair pattern
Prior art date
Application number
KR1019990009421A
Other languages
Korean (ko)
Other versions
KR20000060802A (en
Inventor
정철수
김영선
이호준
조영환
김현환
민병혁
박운용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990009421A priority Critical patent/KR100318537B1/en
Priority to US09/527,803 priority patent/US6441401B1/en
Publication of KR20000060802A publication Critical patent/KR20000060802A/en
Application granted granted Critical
Publication of KR100318537B1 publication Critical patent/KR100318537B1/en
Priority to US10/139,396 priority patent/US20030107039A1/en
Priority to US10/171,777 priority patent/US6657231B2/en
Priority to US10/699,791 priority patent/US7291860B2/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136263Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

가로 방향으로 형성된 게이트선과 이에 나란하게 이중으로 형성되어 있는 공통 전극선, 이중의 공통 전극선을 세로 방향으로 잇는 다수의 공통 전극이 기판 위에 형성되어 있고, 세로 방향으로 데이터 보조선이 게이트선과 절연되어 형성되어 있으며, 데이터 보조선과 동일한 물질로 게이트선 및 그 인접한 공통 전극선 중 하나와 중첩하는 수리 패턴이 형성되어 있다. 이러한 구조에서 게이트선이 단선되면, 단선 지점의 좌·우 양측에 위치하는 각각의 수리 패턴을 게이트선 및 공통 전극선과 레이저 단락시킨 다음, 단선 지점의 좌측에 위치한 수리 패턴의 좌측 부분과 우측에 위치한 수리 패턴의 우측 부분에서 공통 전극선을 레이저를 이용하여 분리하고, 분리된 두 부분 사이에서 공통 전극선과 전기적으로 연결되어 있는 공통 전극을 공통 전극선으로부터 분리함으로써, 게이트 전압이 고립된 공통 전극선과 수리 패턴을 경로로 하여 게이트선 단선 지점 건너편으로 전달되도록 한다.The gate line formed in the horizontal direction, the common electrode line formed in parallel with each other, and the plurality of common electrodes connecting the double common electrode line in the vertical direction are formed on the substrate, and the data auxiliary line is formed insulated from the gate line in the vertical direction. A repair pattern overlapping the gate line and one of the adjacent common electrode lines is formed of the same material as the data auxiliary line. In this structure, when the gate line is disconnected, each repair pattern located at both the left and right sides of the disconnection point is laser-shorted with the gate line and the common electrode line, and then the left and right portions of the repair pattern located at the left side of the disconnection point are located. In the right part of the repair pattern, the common electrode line is separated using a laser, and the common electrode electrically connected to the common electrode line between the two separated parts is separated from the common electrode line, thereby separating the common electrode line and the repair pattern with the gate voltage isolated. The path is to be passed across the gate line disconnection point.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법{thin film transistor substrates for liquid crystal displays and repairing methods thereof}Thin film transistor substrates for liquid crystal displays and repairing methods

본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법에 관한 것으로서, 특히 게이트선 또는 데이터선의 단선 결함 및 게이트선과 데이터선의 교차부에서의 단락 결함을 수리하기 위한 횡전계 구동 방식 액정 표시 장치용 박막 트랜지스터 기판의 배선 구조 및 이 배선 구조를 이용한 수리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor substrate for a liquid crystal display device and a repair method thereof, and more particularly, to a thin film for a transverse electric field drive type liquid crystal display device for repairing short circuit defects in gate lines or data lines and short circuit defects at intersections of gate lines and data lines. A wiring structure of a transistor substrate and a repair method using the wiring structure are provided.

횡전계 구동 방식 액정 표시 장치는 서로 마주보는 두 기판 중 한 기판에 공통 전극과 화소 전극이 모두 형성되어 있고 두 기판 사이에는 액정이 주입되어 있는 방식으로서, 공통 전극과 화소 전극 사이에서 형성된 전계는 기판 면에 대해 평행하기 때문에 액정 분자의 장축이 기판 면에 대해 평행하게 동작한다. 따라서, 시야각이 확대된다.In the transverse electric field driving type liquid crystal display, a common electrode and a pixel electrode are formed on one of two substrates facing each other, and a liquid crystal is injected between the two substrates. An electric field formed between the common electrode and the pixel electrode is a substrate. Since they are parallel to the plane, the long axis of the liquid crystal molecules operates parallel to the plane of the substrate. Thus, the viewing angle is enlarged.

그러면, 종래의 기술에 따른 횡전계 구동 방식 액정 표시 장치의 전극 및 배선 구조에 대하여 좀 더 설명한다.Next, the electrode and the wiring structure of the transverse electric field drive type liquid crystal display device according to the related art will be further described.

횡전계 구동 방식 액정 표시 장치의 한 기판에는 가로 방향의 게이트선, 게이트선과 평행한 이중 공통 전극선, 이중의 공통 전극선을 세로 방향으로 연결하고 있는 다수의 공통 전극이 형성되어 있고, 그 위에 절연막이 덮여 있다. 절연막 위에는 데이터선, 소스 및 드레인 전극, 화소 전극선, 화소 전극 등의 데이터 배선과 반도체층이 형성되어 있는데, 반도체층은 게이트선의 일부에 형성되어 있고, 데이터선은 세로 방향으로 형성되어 게이트선과 교차하고 있으며, 데이터선으로부터 연장된 소스 전극 및 소스 전극과는 마주보도록 분리되어 있는 드레인 전극이 게이트 전극 상부에서 반도체층과 중첩되어 있다. 드레인 전극으로부터 연장된 화소 전극선이 공통 전극선과 중첩하고 있으며, 화소 전극선으로부터 연장된 다수의 화소 전극이 공통 전극과 번갈아 평행하게 놓이도록 형성되어 있다.On one substrate of the transverse electric field driving type liquid crystal display device, a plurality of common electrodes are formed on the substrate in a horizontal direction, a double common electrode line parallel to the gate line, and a plurality of common electrodes connecting the common electrode line in the vertical direction, and an insulating film is covered thereon. have. Data lines and semiconductor layers such as data lines, source and drain electrodes, pixel electrode lines, and pixel electrodes are formed on the insulating film. The semiconductor layer is formed on a part of the gate line, and the data line is formed in the vertical direction to cross the gate line. The drain electrode, which is separated from the source electrode and the source electrode extending from the data line, overlaps the semiconductor layer on the gate electrode. The pixel electrode line extending from the drain electrode overlaps the common electrode line, and a plurality of pixel electrodes extending from the pixel electrode line are formed to alternately lie in parallel with the common electrode.

이러한 횡전계 구동 액정 표시 장치에서는 게이트선이 단일 배선 구조로 형성되어 있기 때문에, 게이트선의 단선 또는 게이트선과 데이터선의 교차부에서의 배선 단락 등을 수리하는 것이 어려워 수율이 저하되는 단점이 있다.In such a transverse electric field driving liquid crystal display, since the gate lines are formed in a single wiring structure, it is difficult to repair the disconnection of the gate lines or the wiring short circuit at the intersection of the gate lines and the data lines.

본 발명의 과제는 게이트선의 단선 또는 게이트선과 데이터선의 교차부에서의 배선 단락을 용이하게 수리할 수 있도록 하는 것이다.An object of the present invention is to make it easy to repair a disconnection of a gate line or a wiring short circuit at an intersection portion of a gate line and a data line.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배선도이고,1 is a wiring diagram of a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention.

도 2는 도 1의 II-II' 선에 대한 단면도이고,FIG. 2 is a cross-sectional view taken along line II-II 'of FIG. 1;

도 3은 본 발명의 제1 실시예에 따른 배선 구조를 이용하여 게이트선 단선 결함을 수리하는 방법을 도시한 평면도이고,3 is a plan view illustrating a method of repairing a gate line disconnection defect using a wiring structure according to a first embodiment of the present invention;

도 4는 본 발명의 제1 실시예에 따른 배선 구조를 이용하여 게이트선 및 데이터선의 단락 결함을 수리하는 방법을 도시한 평면도이고,4 is a plan view illustrating a method of repairing short circuit defects in a gate line and a data line using a wiring structure according to a first embodiment of the present invention;

도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배선 구조를 이용하여 데이터선 단선 결함을 수리하는 제1 방법을 도시한 평면도이고,FIG. 5 is a plan view illustrating a first method of repairing data line disconnection defects using a wiring structure of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention;

도 6은 본 발명의 제2 실시예에 따른 배선 구조를 이용하여 데이터선 단선 결함을 수리하는 제2 방법을 도시한 평면도이고,6 is a plan view showing a second method of repairing data line disconnection defect using a wiring structure according to the second embodiment of the present invention;

도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배선 구조를 이용하여 게이트선 단선 결함을 수리하는 방법을 도시한 평면도이고,FIG. 7 is a plan view illustrating a method for repairing a gate line disconnection defect using a wiring structure of a thin film transistor substrate for a liquid crystal display according to a third exemplary embodiment of the present invention.

도 8은 본 발명의 제3 실시예에 따른 배선 구조를 이용하여 게이트선과 데이터선의 교차부에서의 단락 결함을 수리하는 방법을 도시한 평면도이다.8 is a plan view illustrating a method of repairing a short circuit defect at an intersection portion of a gate line and a data line using a wiring structure according to a third exemplary embodiment of the present invention.

이러한 과제를 해결하기 위하여 본 발명에서는 게이트선과 공통 전극선과 동시에 중첩하는 수리 패턴을 두어, 게이트선 또는 데이터선의 단선 결함 및 게이트선과 데이터선의 교차부에서의 단락 결함을 이 수리 패턴을 이용하여 수리함으로써, 횡전계 방식의 액정 표시 장치의 단일 게이트선 구조를 보완한다.In order to solve this problem, in the present invention, by providing a repair pattern overlapping the gate line and the common electrode line at the same time, by repairing the disconnection defect of the gate line or data line and the short circuit defect at the intersection of the gate line and the data line by using this repair pattern, Complement the single gate line structure of the transverse electric field type liquid crystal display device.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

먼저, 본 발명의 제1 실시예에 따른 횡전계 구동 방식 액정 표시 장치용 박막 트랜지스터 기판의 배선 구조를 설명한다.First, a wiring structure of a thin film transistor substrate for a transverse electric field driving type liquid crystal display device according to a first embodiment of the present invention will be described.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배선도이고, 도 2는 도 1의 II-II' 선에 대한 단면도이다.1 is a wiring diagram of a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II 'of FIG. 1.

도 1 및 도 2에 도시한 바와 같이, 절연 기판(10) 위에 가로 방향으로 다수의 게이트선(110)이 형성되어 있고, 인접한 두 게이트선(110) 사이에는 게이트선(110)과 나란하게 이중 공통 전극선(120, 140)이 형성되어 있으며, 이중 공통 전극선(120, 140)을 세로 방향으로 잇는 다수의 공통 전극(140)이 형성되어 있다.As shown in FIGS. 1 and 2, a plurality of gate lines 110 are formed in the horizontal direction on the insulating substrate 10, and the two gate lines 110 are disposed parallel to the gate lines 110 between two adjacent gate lines 110. Common electrode lines 120 and 140 are formed, and a plurality of common electrodes 140 connecting the common electrode lines 120 and 140 in the vertical direction are formed.

이러한 게이트선(110), 이중 공통 전극선(120, 140), 공통 전극(140)은 게이트 절연막(20)으로 덮여 있다.The gate line 110, the double common electrode lines 120 and 140, and the common electrode 140 are covered with the gate insulating layer 20.

게이트 절연막(20) 위에는 세로 방향으로 다수의 데이터 보조선(200)이 형성되어 있는데, 인접한 두 데이터 보조선(200)과 두 인접한 게이트선(110)으로 둘러싸인 영역이 단위 화소를 이룬다. 각 단위 화소 내에는 앞서 언급한 공통 전극(140)을 적어도 두 개 포함하며, 최외각에 위치하는 공통 전극(140)은 데이터선 보조선(200)과 인접해 있다. 또한, 게이트 절연막(20) 위에는 게이트선(110) 및 게이트선(110)과 인접한 공통 전극선(120, 130) 중 하나 또는 둘 모두와 중첩하는 다수의 수리 패턴(210)이 형성되어 있다. 이 수리 패턴(210)은 화소당 하나씩 형성되어 있으며, 데이터 보조선(200)과 동일한 물질로 형성되어 있다.A plurality of data auxiliary lines 200 are formed in the vertical direction on the gate insulating layer 20. A region surrounded by two adjacent data auxiliary lines 200 and two adjacent gate lines 110 forms a unit pixel. Each unit pixel includes at least two of the aforementioned common electrodes 140, and the common electrode 140 positioned at the outermost portion is adjacent to the data line auxiliary line 200. In addition, a plurality of repair patterns 210 are formed on the gate insulating layer 20 to overlap the gate line 110 and one or both of the common electrode lines 120 and 130 adjacent to the gate line 110. One repair pattern 210 is formed per pixel and is formed of the same material as the data auxiliary line 200.

데이터 보조선(200) 및 수리 패턴(210)은 층간 절연막(30)으로 덮여 있다.The data auxiliary line 200 and the repair pattern 210 are covered with the interlayer insulating layer 30.

층간 절연막(30) 상부에는 반도체층(400), 데이터선 및 소스 전극(500), 드레인 전극(510), 화소 전극선(520) 및 화소 전극(530)이 형성되어 있다. 반도체층(400)은 게이트선(110) 상부의 층간 절연막(30) 위 일부에 형성되어 있고, 데이터선(500)은 데이터 보조선(200)을 따라 그 상부에 데이터선(500)이 세로 방향으로 형성되어 있으며 보조 데이터선(200)과는 게이트 절연막(20)에 뚫린 접촉구(C)를 통해 접촉되어 있다. 소스 전극(500)이 데이터선(500)으로부터 연장되어 반도체층(400)의 일부와 중첩되어 있고, 드레인 전극(510)은 소스 전극(500)과 분리되어 있으며, 소스 전극(500)과 마주보도록 반도체층(400)과 중첩되어 있다. 소스 및 드레인 전극(500, 510)과 반도체층(400)이 접하는 면에는 접촉 특성을 향상시키기 위한 도핑된 반도체층(410)이 형성되어 있다. 화소 전극선(520)이 드레인 전극(510)으로부터 가로 방향으로 연장되어 공통 전극선(120)과 중첩되어 있어서, 두 전극선(520, 120) 사이에서 유지 용량이 형성되며, 화소 전극(530)은 화소 전극선(520)으로부터 세로 방향으로 연장되어 있고 공통 전극(140)과는 서로 번갈아 배열되어 있다.The semiconductor layer 400, the data line and the source electrode 500, the drain electrode 510, the pixel electrode line 520, and the pixel electrode 530 are formed on the interlayer insulating layer 30. The semiconductor layer 400 is formed on a portion of the interlayer insulating layer 30 on the gate line 110, and the data line 500 has the data line 500 vertically along the data auxiliary line 200. The auxiliary data line 200 is in contact with the auxiliary data line 200 through a contact hole C formed in the gate insulating layer 20. The source electrode 500 extends from the data line 500 to overlap a portion of the semiconductor layer 400, the drain electrode 510 is separated from the source electrode 500, and faces the source electrode 500. It overlaps with the semiconductor layer 400. A doped semiconductor layer 410 is formed on a surface where the source and drain electrodes 500 and 510 and the semiconductor layer 400 are in contact with each other to improve contact characteristics. The pixel electrode line 520 extends in the horizontal direction from the drain electrode 510 and overlaps the common electrode line 120, so that a storage capacitor is formed between the two electrode lines 520 and 120, and the pixel electrode 530 is the pixel electrode line. It extends longitudinally from 520 and is alternately arranged with the common electrode 140.

이상에서와 같이, 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서는 수리 패턴(210)이 게이트 절연막(20)을 매개로 하여 게이트선(110) 및 공통 전극선(130)과 동시에 중첩하고 있으나, 데이터선(500)과 동일한 물질로 동일한 층에 수리 패턴(210)이 형성되어 있을 수도 있다.As described above, in the thin film transistor substrate for the liquid crystal display according to the first embodiment, the repair pattern 210 overlaps the gate line 110 and the common electrode line 130 at the same time through the gate insulating film 20. The repair pattern 210 may be formed on the same layer as the data line 500.

이러한 수리 패턴(210)은 게이트선(110)이 단선되거나 게이트선(110)과 데이터선(500)이 교차하는 부분에서 두 배선(110, 500)이 단락되는 경우, 단선 및 단락 불량을 수리하기 위해 이용된다.The repair pattern 210 repairs disconnection and short circuit failure when the gate line 110 is disconnected or the two wires 110 and 500 are shorted at a portion where the gate line 110 and the data line 500 cross each other. To be used.

도 3 및 도 4는 단선 및 단락 불량을 수리하는 방법을 각각 보여주고 있다.3 and 4 show a method for repairing disconnection and short circuit failure, respectively.

먼저, 도 3을 참고로 하여 게이트선의 단선 불량을 수리하는 방법을 설명한다.First, a method of repairing a disconnection defect of a gate line will be described with reference to FIG. 3.

도 3은 본 발명의 제1 실시예에 따른 배선 구조를 이용하여 게이트선 단선 결함을 수리하는 방법을 도시한 평면도이다.3 is a plan view illustrating a method of repairing a gate line disconnection defect using a wiring structure according to a first embodiment of the present invention.

도 3에 도시한 바와 같이, 게이트선(110)이 단선된 경우, 단선 지점(1)의 좌·우 양측에 위치하는 각각의 수리 패턴(210)을 게이트선(110) 및 공통 전극선(130)과 레이저 단락시키고, 단선 지점(1)의 좌측에 위치한 수리 패턴(210)의 좌측 부분(101)과 우측에 위치한 수리 패턴(210)의 우측 부분(501)에서 공통 전극선(130)을 레이저를 이용하여 분리한 다음, 분리된 두 부분(101, 501) 사이에서 공통 전극선(130)과 전기적으로 연결되어 있는 공통 전극(140)을 공통 전극선(130)과 인접한 부분(210, 301, 401)에서 레이저 분리한다.As shown in FIG. 3, when the gate line 110 is disconnected, the repair patterns 210 positioned at both left and right sides of the disconnection point 1 may be connected to the gate line 110 and the common electrode line 130. And a laser short circuit, and using the common electrode line 130 in the left portion 101 of the repair pattern 210 located on the left side of the disconnection point 1 and the right portion 501 of the repair pattern 210 located on the right side using a laser. After the separation, the common electrode 140 electrically connected to the common electrode line 130 between the two separated portions 101 and 501 is lasered at the portions 210, 301 and 401 adjacent to the common electrode line 130. Separate.

이처럼, 공통 전극선(130)의 일부를 고립시키고, 이 고립부를 게이트선(110)의 단선 지점 양쪽에서 수리 패턴(210)을 이용해 게이트선(110)과 단락시킴으로써, 게이트 전압이 단락 지점(11, 21, 31, 41)을 통해 단선 지점 건너편에 있는 게이트선(110)으로 전달된다. 이때, 이중 공통 전극선(120, 130) 중 하나의 공통 전극선(130)을 이용하는 것이므로, 수리에 이용되지 않는 나머지 공통 전극선(120)이 해당 화소의 공통 전극(140)에 전압을 인가할 수 있다.As such, a part of the common electrode line 130 is isolated, and the isolation part is shorted to the gate line 110 by using the repair pattern 210 at both disconnection points of the gate line 110, so that the gate voltage is shorted. 21, 31, and 41 to the gate line 110 across the disconnection point. In this case, since the common electrode line 130 of one of the common electrode lines 120 and 130 is used, the remaining common electrode line 120 which is not used for repair may apply a voltage to the common electrode 140 of the pixel.

다음, 도 4를 참고로 하여 게이트선 및 데이터선의 교차점에서의 단락 결함을 설명한다.Next, the short-circuit defect at the intersection point of a gate line and a data line is demonstrated with reference to FIG.

도 4에 도시한 바와 같이, 데이터 보조선(200) 또는 데이터선(500)과 게이트선(110)이 교차하는 부분에서 배선 사이의 전기적 단락이 발생한 경우, 앞서 언급한 게이트선 단선 수리 방법에서와 유사하게, 교차부 단락 지점(2)의 양측에 위치하는 각각의 수리 패턴(210)을 게이트선(110) 및 공통 전극선(130)과 레이저 단락시키고, 교차부 단락 지점(2)의 좌측에 위치한 수리 패턴(210)의 좌측 부분(202)과 우측에 위치한 수리 패턴(210)의 우측 부분(602)에서 공통 전극선(130)을 레이저를 이용하여 분리한 다음, 분리된 두 부분(202, 602) 사이에서 공통 전극선(130)과 연결되어 있는 공통 전극(140)을 공통 전극선(130)과 인접한 부분(302, 402, 502)에서 레이저 분리한다. 다음, 수리 패턴(210)과 데이터선(500)의 사이에서 게이트선(110)을 끊어 주어 데이터 신호의 일부가 게이트선(110)으로 흘러가는 것을 차단하고, 해당 화소의 화소 전극(802)이 화소 전극선(520)으로부터 연장되는 지점(802)을 끊어 준다.As shown in FIG. 4, when an electrical short circuit occurs between the data auxiliary line 200 or a portion where the data line 500 and the gate line 110 cross each other, the above-described gate line disconnection repair method may be performed. Similarly, each repair pattern 210 located at both sides of the intersection shorting point 2 is laser shorted with the gate line 110 and the common electrode line 130, and is located at the left side of the intersection shorting point 2. The common electrode line 130 is separated using a laser from the left part 202 of the repair pattern 210 and the right part 602 of the repair pattern 210 located on the right side, and then the two separated parts 202 and 602 are separated. The common electrode 140, which is connected to the common electrode line 130, is laser separated from portions 302, 402, and 502 adjacent to the common electrode line 130. Next, the gate line 110 is disconnected between the repair pattern 210 and the data line 500 to block a portion of the data signal from flowing to the gate line 110, and the pixel electrode 802 of the corresponding pixel is blocked. The point 802 extending from the pixel electrode line 520 is cut off.

이처럼, 공통 전극선(130)을 고립시켜 이 고립부를 배선간 교차부 단락 지점(2) 양쪽에서 수리 패턴(210)을 이용해 게이트선(110)과 단락시키고, 데이터선(500)과 수리 패턴(210) 사이에서 게이트선(110)을 끊어줌으로써, 데이터선(500)에 게이트 전압의 영향을 받지 않은 데이터 신호가 제대로 전달되며, 게이트선(110)에는 단락 지점(12, 22, 32, 42)을 통해 교차부 단락 지점(2) 건너편 쪽으로 게이트 전압이 전달된다.As such, the common electrode line 130 is isolated and the isolation part is short-circuited with the gate line 110 using the repair pattern 210 at both ends of the inter-wiring short-circuit point 2, and the data line 500 and the repair pattern 210 are separated. By disconnecting the gate line 110, the data signal not affected by the gate voltage is properly transmitted to the data line 500, and the short circuit points 12, 22, 32, and 42 are provided at the gate line 110. The gate voltage is transmitted across the intersection shorting point (2).

도 5 및 도 6에서와 같이, 본 발명의 제1 실시예에 따른 수리 패턴 구조를 일부 변경하면, 데이터선의 단선 불량도 용이하게 수리할 수 있다.As shown in Figs. 5 and 6, if the repair pattern structure according to the first embodiment of the present invention is partially changed, the disconnection defect of the data line can be easily repaired.

도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배선 구조를 이용하여 데이터선 단선 결함을 수리하는 제1 방법을 도시한 평면도이다.FIG. 5 is a plan view illustrating a first method of repairing data line disconnection defects using a wiring structure of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.

도 5에 도시한 바와 같이, 수리 패턴(220)은 게이트선(110)을 중심으로 상측·하측에 각각 인접한 공통 전극선(120, 130) 및 게이트선(110)과 동시에 중첩하도록 형성되어 있다. 수리 패턴(220)이 중첩하고 있는 두 공통 전극선(120, 130) 사이에서 데이터 배선(200, 500)의 단선이 발생한 경우, 데이터 배선(200, 500)이 단선 지점(3)의 상·하에서 공통 전극선(120, 130)과 교차하는 지점(13, 23) 및 단선 지점(3)의 좌·우측에 위치하는 수리 패턴(220)이 공통 전극선(120, 130)과 중첩하는 부분(23, 33, 53, 63)을 각각 레이저 단락시킨다. 다음, 데이터선 단선 지점(3)의 좌측에 위치한 수리 패턴(220)의 좌측 부분(203, 303)과 우측에 위치한 수리 패턴(220)의 우측 부분(703, 803)에서 공통 전극선(120, 130)을 레이저를 이용하여 분리하고, 두 수리 패턴(220) 사이에서 공통 전극선(120, 130)에 연결되어 있는 공통 전극(140)을 공통 전극선(130)과 인접한 부분(103, 403, 503, 603, 903, 1003, 1103)에서 레이저를 이용하여 분리한다.As shown in FIG. 5, the repair pattern 220 is formed to overlap the common electrode lines 120 and 130 and the gate line 110 adjacent to the upper and lower sides of the gate line 110, respectively. When disconnection of the data lines 200 and 500 occurs between the two common electrode lines 120 and 130 where the repair patterns 220 overlap, the data lines 200 and 500 are common above and below the disconnection point 3. Points 13 and 23 intersecting the electrode lines 120 and 130 and repair patterns 220 positioned on the left and right sides of the disconnection point 3 overlap with the common electrode lines 120 and 130. 53 and 63 are respectively laser shorted. Next, the common electrode lines 120 and 130 at the left portions 203 and 303 of the repair pattern 220 positioned on the left side of the data line disconnection point 3 and the right portions 703 and 803 of the repair pattern 220 positioned on the right side. ) Is separated using a laser, and the common electrodes 140 connected to the common electrode lines 120 and 130 between the two repair patterns 220 are adjacent to the common electrode line 130 (103, 403, 503, 603). , 903, 1003, 1103) using a laser.

이처럼, 단선된 데이터 배선(200, 500)을 단선 지점 상·하에서 공통 전극선(120, 130)에 전기적으로 단락시키고, 공통 전극선(120, 130)을 전기적으로 고립시킨 후 수리 패턴과 단락시킴으로써, 단락점(13, 23, 33, 43; 13, 63, 53,43)을 통해 공통 전극선(120, 130) 및 수리 패턴(220)을 경로로 하여 데이터 신호를 단선 지점의 하측으로 전달한다.As such, the disconnected data lines 200 and 500 are electrically shorted to the common electrode lines 120 and 130 at the upper and lower points of the disconnection point, and the common electrode lines 120 and 130 are electrically isolated and shorted to the repair pattern. Through the points 13, 23, 33, 43; 13, 63, 53, 43, the data signal is transmitted to the lower side of the disconnection point by using the common electrode lines 120 and 130 and the repair pattern 220 as paths.

도 6은 본 발명의 제2 실시예에 따른 배선 구조를 이용하여 데이터선 단선 결함을 수리하는 제2 방법을 도시한 평면도이다.FIG. 6 is a plan view showing a second method of repairing data line disconnection defect using a wiring structure according to the second embodiment of the present invention.

도 6에 도시한 바와 같이, 데이터 배선(200, 500)의 단선이 수리 패턴(220)이 동시에 중첩하고 있는 두 공통 전극선이 아닌 한 화소 내의 이중화된 공통 전극선(120, 130) 사이에서 발생한 경우, 데이터 배선(200, 500)이 단선 지점(4)의 상·하에서 공통 전극선(120, 130)과 중첩하는 지점(14, 24)을 레이저 단락시키고, 레이저 단락부의 좌·우측 부분(104, 204, 304, 404)에서 레이저를 이용하여 공통 전극선(120, 130)을 끊어준다. 이때, 공통 전극선(120, 130)과 인접한 공통 전극(140)이 공통 전극선(120, 130)으로부터 분리되지 않도록 공통 전극선(120, 130)을 끊어주어 공통 전극(140)이 전류의 통로가 되도록 한다. 또한, 데이터 배선(200, 500)의 단선 지점의 우측으로 공통 전압이 인가될 수 있도록, 수리 패턴(220)이 공통 전극선(34, 44)과 중첩하는 부분(34, 44)을 레이저 단락시킨다.As shown in FIG. 6, when the disconnection of the data lines 200 and 500 occurs between the duplicated common electrode lines 120 and 130 in the pixel, not the two common electrode lines in which the repair patterns 220 overlap at the same time. The data wirings 200 and 500 laser short the points 14 and 24 where the data wires 200 and 500 overlap with the common electrode lines 120 and 130 at the top and bottom of the disconnection point 4, and the left and right portions 104 and 204 of the laser short circuit portion. The common electrode lines 120 and 130 are cut off using a laser at 304 and 404. At this time, the common electrode lines 120 and 130 are disconnected from the common electrode lines 120 and 130 so that the common electrodes 140 and 130 adjacent to the common electrode lines 120 and 130 are not separated from each other. . In addition, the repair pattern 220 laser shorts the portions 34 and 44 overlapping the common electrode lines 34 and 44 so that the common voltage is applied to the right side of the disconnection point of the data lines 200 and 500.

이처럼, 데이터 배선 단선 지점의 상·하에서 배선을 공통 전극선에 전기적으로 단락시키고 일부 공통 전극선 및 공통 전극으로 경로를 만들어 줌으로써, 단선 하부로 데이터 신호가 제대로 전달된다.As such, by electrically shorting the wiring to the common electrode line above and below the data wiring disconnection point, and making a path to some common electrode lines and the common electrode, the data signal is properly transmitted below the disconnection line.

다음은 레이저를 이용한 절단 횟수를 단축하여 작업성을 개선할 수 있는 제3 실시예에 대하여 도 7 및 도 8을 참고로 하여 설명한다.Next, a third embodiment in which workability may be improved by reducing the number of times of cutting using a laser will be described with reference to FIGS. 7 and 8.

도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배선 구조를 이용하여 게이트선 단선 결함을 수리하는 방법을 도시한 평면도이다.7 is a plan view illustrating a method of repairing a gate line disconnection defect using a wiring structure of a thin film transistor substrate for a liquid crystal display according to a third exemplary embodiment of the present invention.

도 7에 도시한 바와 같이, 본 발명의 제3 실시예에서는 앞선 실시예에서와 같이 게이트선(110), 데이터 보조선(200), 소스 전극 및 데이터선(500), 반도체층(400), 드레인 전극(510) 등이 형성되어 있다. 단, 공통 전극 배선 및 화소 전극 배선의 구조는 다른 구조를 가진다.As shown in FIG. 7, in the third embodiment of the present invention, as in the previous embodiment, the gate line 110, the data auxiliary line 200, the source electrode and the data line 500, the semiconductor layer 400, The drain electrode 510 and the like are formed. However, the structures of the common electrode wirings and the pixel electrode wirings have different structures.

공통 전극선(120)은 앞선 실시예에서와 마찬가지로 게이트선(110)과 평행하게 이중으로 형성되어 있고, 이 공통 전극선(120)으로부터 제1 연결부(150)가 연장되어 있으며, 제1 연결부(150)와 연결된 가로 방향의 부 공통 전극선(160)이 형성되어 있다. 또한, 다수의 공통 전극(170)이 부 공통 전극선(160)으로부터 세로 방향으로 연장되어 있다.The common electrode line 120 is formed in a double in parallel with the gate line 110 as in the previous embodiment, the first connection portion 150 extends from the common electrode line 120, the first connection portion 150 The negative common electrode line 160 in the horizontal direction connected to the side is formed. In addition, the plurality of common electrodes 170 extend from the sub common electrode line 160 in the vertical direction.

드레인 전극(510)으로부터 연장된 화소 전극선(520)이 앞선 실시예에서와 마찬가지로 공통 전극선(120)과 중첩되어 있으며, 화소 전극선(520)으로부터 제2 연결부(550)가 제1 연결부(150)와 중첩되어 형성되어 있다. 제2 연결부(550)와 연결된 가로 방향의 부 화소 전극선(560)이 부 공통 전극선(160)과 중첩되는 형태로 형성되어 있으며, 부 공통 전극선(160)으로부터 다수의 화소 전극(170)이 세로 방향으로 연장되어 있다. 이 화소 전극(170)은 공통 전극(170)과 번갈아 배열되어 있다.The pixel electrode line 520 extending from the drain electrode 510 overlaps the common electrode line 120 as in the previous embodiment, and the second connector 550 is connected to the first connector 150 from the pixel electrode line 520. It overlaps and is formed. The secondary pixel electrode line 560 in the horizontal direction connected to the second connector 550 overlaps with the secondary common electrode line 160, and a plurality of pixel electrodes 170 are vertically formed from the secondary common electrode line 160. Extends. The pixel electrode 170 is alternately arranged with the common electrode 170.

또한, 수리 패턴(230)이 게이트선(110) 및 그 인접한 공통 전극선(120)과 중첩되어 있다. 이 수리 패턴(230)은 데이터 보조선(200) 또는 데이터선(500)과 동일한 물질로 동일한 층에 형성되어 있다.In addition, the repair pattern 230 overlaps the gate line 110 and the adjacent common electrode line 120. The repair pattern 230 is formed on the same layer of the same material as the data auxiliary line 200 or the data line 500.

이러한 배선 구조를 가지는 제3 실시예에서, 도 7에서와 같이 게이트선(110)에 단선이 발생하면 앞선 실시예에서와 마찬가지로 단선 지점(5)의 좌우에 위치한 수리 패턴(230)을 공통 전극선(120) 및 게이트선(110)과 중첩하는 지점(25, 15; 35, 45)에서 공통 전극선(120) 및 게이트선(110)과 레이저 단락시킨다. 다음, 좌측에 놓인 수리 패턴(230)과 공통 전극선(120)의 단락점(25) 좌측에서 공통 전극선(120)을 레이저를 이용하여 끊고, 우측에 놓인 수리 패턴(230)과 공통 전극선(120)의 단락점(35)의 우측에서 공통 전극선(120)을 끊는다. 마지막으로, 제1 및 제2 연결부(150, 550)를 끊어주어 공통 전극(170)으로 게이트 신호가 인가되는 것을 방지한다.In the third embodiment having such a wiring structure, when disconnection occurs in the gate line 110 as shown in FIG. 7, the repair pattern 230 positioned to the left and right of the disconnection point 5 is replaced with the common electrode line ( Laser short-circuit with the common electrode line 120 and the gate line 110 at the point (25, 15; 35, 45) overlapping with the gate line 110 and 120. Next, the common electrode line 120 is disconnected from the left side of the repair pattern 230 and the common electrode line 120 at the short-circuit point 25 by using a laser, and the repair pattern 230 and the common electrode line 120 placed on the right side are cut off. The common electrode line 120 is disconnected from the right side of the short circuit point 35. Finally, the first and second connectors 150 and 550 are disconnected to prevent the gate signal from being applied to the common electrode 170.

이처럼, 제3 실시예에 따른 배선 구조를 이용한 게이트선 단선 수리 방법에서는 공통 전극(170) 및 화소 전극(570)을 개별적으로 끊어줄 필요가 없기 때문에 레이저를 이용한 절단 횟수가 4 내지 5회가 단축된다.As described above, in the gate line disconnection repairing method using the wiring structure according to the third embodiment, since the common electrode 170 and the pixel electrode 570 do not need to be cut off individually, the number of times of cutting using the laser is shortened by 4 to 5 times. do.

도 8은 본 발명의 제3 실시예에 따른 배선 구조를 이용하여 게이트선과 데이터선의 교차부의 단락 결함을 수리하는 방법을 도시한 평면도이다.8 is a plan view illustrating a method of repairing a short circuit defect at an intersection portion of a gate line and a data line using a wiring structure according to a third exemplary embodiment of the present invention.

도 8에 도시한 바와 같이, 게이트선(110)과 데이터 배선(200, 500)이 교차부에서 단락되었을 경우, 앞선 실시예에서와 마찬가지로 단락점(6)의 양쪽에서 게이트선(110)을 끊어 주어 데이터 신호의 일부가 단락점(6)을 거쳐 게이트선(110)으로 흐르는 것을 막아준다. 또한, 단락점(6)의 좌우에 위치한 수리 패턴(230)을 공통 전극선(120) 및 게이트선(110)과 중첩하는 지점(36, 46; 26, 16)에서 공통전극선(120) 및 게이트선(110)과 레이저 단락시킨 다음, 좌측에 놓인 수리 패턴(230)과 공통 전극선(120)의 단락점(36) 좌측에서 공통 전극선(120)을 레이저를 이용하여 끊고, 우측에 놓인 수리 패턴(230)과 공통 전극선(120)의 단락점(26)의 우측에서 공통 전극선(120)을 끊는다. 마지막으로, 제1 및 제2 연결부(150, 550)를 끊어준다.As shown in FIG. 8, when the gate line 110 and the data lines 200 and 500 are shorted at the intersection, the gate line 110 is disconnected at both sides of the short circuit point 6 as in the previous embodiment. A part of the data signal is prevented from flowing to the gate line 110 through the short point 6. In addition, the common electrode line 120 and the gate line at the points 36, 46; 26, 16 overlapping the common electrode line 120 and the gate line 110 with the repair pattern 230 positioned at the left and right of the shorting point 6. After the laser is short-circuited with 110, the common electrode line 120 is disconnected from the left side of the repair pattern 230 on the left side and the short circuit point 36 of the common electrode line 120 using a laser, and the repair pattern 230 on the right side is cut off. ) And the common electrode line 120 at the right side of the short circuit point 26 of the common electrode line 120. Finally, the first and second connectors 150 and 550 are cut off.

게이트선의 단선 결함을 수리하는 방법에서와 마찬가지로, 게이트선과 데이터선의 단락을 수리하는 방법에서는 공통 전극(170) 및 화소 전극(570)을 개별적으로 끊어줄 필요가 없기 때문에 레이저를 이용한 절단 횟수가 4 내지 5회가 단축된다. 따라서, 결함 수리 시에 작업성이 개선된다.As in the method of repairing the disconnection defect of the gate line, in the method of repairing the short circuit of the gate line and the data line, since the common electrode 170 and the pixel electrode 570 do not need to be cut off individually, the number of times of cutting using the laser is 4 to 4 5 times is reduced. Therefore, workability is improved at the time of defect repair.

이상에서와 같이, 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법을 이용함으로써, 게이트선의 단선 또는 게이트선과 데이터선의 교차부에서의 배선 단락을 용이하게 수리할 수 있으며, 작업성도 개선된다.As described above, by using the thin film transistor substrate for a liquid crystal display device and the repair method thereof according to the present invention, disconnection of the gate line or wiring short circuit at the intersection of the gate line and the data line can be easily repaired, and workability is also improved. .

Claims (20)

(정정) 절연 기판,Insulated substrate (correction), 상기 절연 기판 위에 서로 나란하게 가로 방향으로 형성되어 있는 다수의 게이트선,A plurality of gate lines formed on the insulating substrate in parallel to each other in a horizontal direction; 인접한 두 개의 상기 게이트선 사이에 형성되어 있는다수의공통 전극선,A plurality of common electrode lines formed between two adjacent gate lines, 상기 공통 전극선과 전기적으로 연결되어 있는다수의 공통 전극, A plurality of common electrodes electrically connected to the common electrode line, 세로 방향으로 형성되어 있으며 상기각 게이트선과절연되어 있는 다수의 데이터 배선,A plurality of data lines formed in a vertical direction and insulated from the respective gate lines ; 상기각 게이트선상부에 절연되어 형성되어 있는 반도체층,A semiconductor layer insulated from and formed on the gate lines ; 상기각 데이터 배선으로부터연장되어 있으며 상기 반도체층과 중첩되어 있는 소스 전극,A source electrode extending from each of the data wires and overlapping the semiconductor layer; 상기 소스 전극과 분리되어 있으며 상기 반도체층과 중첩되어 있는 드레인 전극,A drain electrode separated from the source electrode and overlapping the semiconductor layer, 상기 드레인 전극과 전기적으로 연결되어 있으며 상기다수의 공통 전극과 번갈아배열되어 있는 다수의화소 전극, A plurality of pixel electrodes electrically connected to the drain electrodes and alternately arranged with the plurality of common electrodes; 상기 공통 전극선 및 상기 게이트선과 동시에 중첩하는 수리 패턴A repair pattern overlapping the common electrode line and the gate line at the same time 을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.Thin film transistor substrate for a liquid crystal display device comprising a. (정정) 제1항에서,(Correction) In paragraph 1, 상기 공통 전극선은제1 배선 및 제2 배선의이중 배선으로 형성되어 있으며, 상기 수리 패턴은 상기 이중 배선 중 어느 하나와 중첩하는 액정 표시 장치용 박막 트랜지스터 기판.The common electrode line is formed of a double wiring of a first wiring and a second wiring , and the repair pattern overlaps any one of the double wiring. 제1항에서,In claim 1, 상기 공통 전극선은 제1 배선 및 제2 배선의 이중 배선으로 형성되어 있으며 상기 수리 패턴은 하나의 상기 게이트선을 기준으로 그 양쪽에 위치하는 상기 제2 배선 및 상기 제1 배선과 동시에 중첩하는 액정 표시 장치용 박막 트랜지스터 기판.The common electrode line is formed of a double line of a first line and a second line, and the repair pattern overlaps the second line and the first line, which are positioned at both sides of the one gate line, at the same time. Thin film transistor substrate for devices. 제1항에서,In claim 1, 상기 공통 전극선으로부터 연장된 제1 연결부, 상기 제1 연결부와 연결되어 있으며 상기 공통 전극을 하나로 연결하는 부 공통 전극선, 상기 드레인 전극으로부터 연장되어 있으며 상기 공통 전극선과 중첩되는 화소 전극선, 상기 화소 전극선으로부터 연장되며 상기 제1 연결부와 중첩되는 제2 연결부, 그리고 상기 화소 전극선의 반대쪽에서 상기 화소 전극과 연결되어 있으며 상기 부 공통 전극선과 중첩되는 부 화소 전극선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.A first connection part extending from the common electrode line, a sub common electrode line connected to the first connection part and connecting the common electrode as one, a pixel electrode line extending from the drain electrode and overlapping the common electrode line, and extending from the pixel electrode line And a second connection part overlapping the first connection part, and a sub pixel electrode line connected to the pixel electrode on the opposite side of the pixel electrode line and overlapping the sub common electrode line. 제1항에서,In claim 1, 상기 데이터 배선은 데이터 보조선 및 상기 데이터 보조선과 층간 절연막을매개로 하여 형성되어 있는 데이터선을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.And the data line includes a data auxiliary line and a data line formed by interposing the data auxiliary line and the interlayer insulating film. 제5항에서,In claim 5, 상기 수리 패턴은 상기 데이터 보조선과 동일한 층에 동일한 물질로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.And the repair pattern is formed of the same material on the same layer as the data auxiliary line. 제5항에서,In claim 5, 상기 수리 패턴은 상기 데이터선과 동일한 층에 동일한 물질로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.And the repair pattern is formed of the same material on the same layer as the data line. (정정)제1항에 따른 액정 표시 장치용 박막 트랜지스터 기판에서의 상기 게이트선의 제1 지점에 단선이 발생하여 상기 박막 트랜지스터 기판을 수리하는 방법에 있어서, (Correction) A method of repairing the thin film transistor substrate by causing a disconnection at a first point of the gate line in the thin film transistor substrate for a liquid crystal display device according to claim 1 상기 제1 지범의 좌우측에 위치하는 수리 패턴을 상기 공통 전극선과 상기 게이트선에 단락시키는 단계,Short-circuit the repair pattern located on the left and right sides of the first reference to the common electrode line and the gate line; 상기 제1 지점의 좌측에 위치하는 상기 수리 패턴의 좌측 바깥의 제2 지점에서 상기 공통 전극선을 절단하는 단계,Cutting the common electrode line at a second point outside the left side of the repair pattern positioned at the left side of the first point, 상기 제1 지점의 우측에 위치하는 상기 수리 패턴의 우측 바깥의 제3 지점에서 상기 공통 전극선을 절단하는 단계, 및Cutting the common electrode line at a third point outside the right side of the repair pattern positioned at the right side of the first point, and 상기 제2 및 제3 지점 사이에 위치하는 상기 공통 전극을 절단된 상기 공통 전극선과 전기적으로 분리하는 단계Electrically separating the common electrode positioned between the second and third points from the cut common electrode line 를 포함하는 액정 표시 장치용 박막 트랜지스터 기판을 수리하는 방법.Method of repairing a thin film transistor substrate for a liquid crystal display device comprising a. 제8항에서,In claim 8, 상기 제2 및 제3 지점 사이에 위치하는 상기 공통 전극은 레이저를 이용하여 개별적으로 절단하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.And repairing the common electrode positioned between the second and third points individually using a laser. 제8항에서,In claim 8, 상기 박막 트랜지스터 기판은 상기 공통 전극선으로부터 연장된 제1 연결부, 상기 제1 연결부와 연결되어 있으며 상기 공통 전극을 하나로 연결하는 부 공통 전극선, 상기 드레인 전극으로부터 연장되어 있으며 상기 공통 전극선과 중첩되어 있는 화소 전극선, 상기 화소 전극선으로부터 연장되며 상기 제1 연결부와 중첩되는 제2 연결부, 그리고 상기 화소 전극을 하나로 연결하며 상기 부 공통 전극선과 중첩되는 부 화소 전극선을 더 포함하며,The thin film transistor substrate may include a first connection part extending from the common electrode line, a sub common electrode line connected to the first connection part and connecting the common electrode as one, and a pixel electrode line extending from the drain electrode and overlapping the common electrode line. A second connection part extending from the pixel electrode line and overlapping the first connection part, and a second pixel electrode line connecting the pixel electrode as one and overlapping the sub common electrode line; 상기 제1 연결부를 레이저를 이용하여 절단하여 상기 제2 및 제3 지점 사이에 위치하는 상기 공통 전극과 상기 공통 전극선을 전기적으로 분리하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.Repairing the first connection part using a laser to electrically separate the common electrode and the common electrode line positioned between the second and third points. 제8항에서,In claim 8, 상기 공통 전극선과 평행하게 형성되어 있으며 상기 공통 전극선의 반대편에서 상기 공통 전극을 하나로 연결하고 있는 보조 공통 전극선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.And a secondary common electrode line formed in parallel with the common electrode line and connecting the common electrode as one side of the common electrode line. 제8항에서,In claim 8, 상기 데이터 배선은 데이터 보조선 및 상기 데이터 보조선과 층간 절연막을 매개로 하여 형성되어 있는 데이터선을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.And the data line comprises a data auxiliary line and a data line formed through the data auxiliary line and an interlayer insulating layer. 제12항에서,In claim 12, 상기 수리 패턴은 상기 데이터선과 동일한 물질로 동일한 층에 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.And the repair pattern is formed of the same material as the data line on the same layer. 제12항에서,In claim 12, 상기 수리 패턴은 상기 데이터 보조선과 동일한 물질로 동일한 층에 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.And the repair pattern is formed on the same layer using the same material as the data auxiliary line. (정정)제1항에 따른 액정 표시 장치용 박막 트랜지스터 기판에서의 상기 게이트선의 상기 게이트선과 상기 데이터 배선이 교차하는 제1 지점에 단락이 발생하여 상기 박막 트랜지스터 기판을 수리하는데 있어서, (Correction) In repairing the thin film transistor substrate by generating a short circuit at a first point where the gate line and the data line of the gate line intersect each other in the thin film transistor substrate for a liquid crystal display device according to claim 1, 상기 제1 지점의 좌우측에 위치하는 수리 패턴을 상기 공통 전극선과 상기 게이트선에 단락시키는 단계,Short-circuiting the repair pattern located at the left and right sides of the first point to the common electrode line and the gate line; 상기 제1 지점의 좌측에 위치하는 상기 수리 패턴의 좌측 바깥의 제2 지점에서 상기 공통 전극선을 절단하는 단계,Cutting the common electrode line at a second point outside the left side of the repair pattern positioned at the left side of the first point, 상기 제1 지점의 우측에 위치하는 상기 수리 패턴의 우측 바깥의 제3 지점에서 상기 공통 전극선을 절단하는 단계,Cutting the common electrode line at a third point outside the right side of the repair pattern positioned at the right side of the first point, 상기 제2 및 제3 지점 사이에 위치하는 상기 공통 전극을 절단된 상기 공통 전극선과 전기적으로 분리하는 단계, 및Electrically separating the common electrode located between the second and third points from the cut common electrode line, and 상기 제1 지점과 상기 수리 패턴 사이에서 상기 게이트선을 절단하는 단계Cutting the gate line between the first point and the repair pattern 를 포함하는 액정 표시 장치용 박막 트랜지스터 기판을 수리하는 방법.Method of repairing a thin film transistor substrate for a liquid crystal display device comprising a. 제15항에서,The method of claim 15, 상기 제2 및 제3 지점 사이에 위치하는 상기 공통 전극은 레이저를 이용하여 개별적으로 절단하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.And repairing the common electrode positioned between the second and third points individually using a laser. 제15항에서,The method of claim 15, 상기 박막 트랜지스터 기판은 상기 공통 전극선으로부터 연장된 제1 연결부, 상기 제1 연결부와 연결되어 있으며 상기 공통 전극을 하나로 연결하는 부 공통 전극선, 상기 드레인 전극으로부터 연장되며 상기 공통 전극선과 중첩하는 화소 전극선, 상기 화소 전극선으로부터 연장되며 상기 제1 연결부와 중첩되는 제2 연결부, 그리고 상기 화소 전극을 하나로 연결하며 상기 부 공통 전극선과 중첩되는 부 화소 전극선을 더 포함하며,The thin film transistor substrate may include a first connection part extending from the common electrode line, a sub common electrode line connected to the first connection part and connecting the common electrode as one, a pixel electrode line extending from the drain electrode and overlapping the common electrode line, A second connection part extending from the pixel electrode line and overlapping the first connection part, and a sub pixel electrode line connecting the pixel electrode as one and overlapping the sub common electrode line; 상기 제1 연결부는 레이저를 이용하여 절단하여 상기 제2 및 제3 지점 사이에 위치하는 상기 공통 전극과 상기 공통 전극선을 전기적으로 분리하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.And repairing the first connection part by using a laser to electrically separate the common electrode and the common electrode line positioned between the second and third points. 제15항에서,The method of claim 15, 상기 공통 전극선과 평행하게 형성되어 있으며 상기 공통 전극선의 반대편에서 상기 공통 전극을 하나로 연결하고 있는 보조 공통 전극선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.And a secondary common electrode line formed in parallel with the common electrode line and connecting the common electrode as one side of the common electrode line. (정정)제1항에 따른 액정 표시 장치용 박막 트랜지스터 기판에서의 상기 수리 패턴이 중첩되어 있는 상기 제1 공통 전극선과 상기 후단 화소의 제2 공통 전극선에서 상기 데이터 배선의 제1 지점에서 단선되어 상기 박막 트랜지스터 기판을 수리하는데 있어서, (Correct) The first common electrode line and the second common electrode line of the rear end pixel in which the repair pattern overlaps in the thin film transistor substrate for liquid crystal display according to claim 1 are disconnected at the first point of the data line, In repairing the thin film transistor substrate, 상기 제1 지점의 좌우에 위치하는 상기 수리 패턴을 상기 제1 공통 전극선 및 상기 후단 화소의 제2 공통 전극선과 단락시키는 단계,Shorting the repair pattern positioned at left and right of the first point with the first common electrode line and the second common electrode line of the rear pixel; 상기 제1 지점의 상하에서 상기 게이트선과 상기 데이터 배선이 교차하는 부분을 단락시키는 단계,Shorting a portion where the gate line and the data line cross each other above and below the first point; 상기 제1 지점의 좌측에 위치한 상기 수리 패턴의 좌측 바깥의 제2 지점에서 상기 제1 공통 전극선 및 상기 후단 화소의 제2 공통 전극선을 절단하는 단계,Cutting the first common electrode line and the second common electrode line of the rear end pixel at a second point outside the left side of the repair pattern located at the left side of the first point; 상기 제1 지점의 우측에 위치한 상기 수리 패턴의 우측 바깥의 제3 지점에서 상기 제1 공통 전극선 및 상기 후단 화소의 제2 공통 전극선을 절단하는 단계, 및Cutting the first common electrode line and the second common electrode line of the rear pixel at a third point outside the right side of the repair pattern located to the right of the first point, and 상기 제2 및 제3 지점 사이에 위치한 상기 공통 전극을 상기 제1 공통 전극선 및 상기 후단 화소의 제2 공통 전극선으로부터 분리하는 단계Separating the common electrode located between the second and third points from the first common electrode line and the second common electrode line of the rear pixel. 를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.Repair method of a thin film transistor substrate for a liquid crystal display device comprising a. (정정)제1항에 따른 액정 표시 장치용 박막 트랜지스터 기판에서의 상기 제1 및 제2 공통 전극선 사이에서 상기 데이터 배선의 제1 지점이 단선되어 상기 박막 트랜지스터 기판을 수리하는데 있어서, (Correction) In repairing the thin film transistor substrate, the first point of the data line is disconnected between the first and second common electrode lines of the thin film transistor substrate for liquid crystal display device according to claim 1, 상기 제1 지점의 상하에서 상기 데이터 배선이 상기 제1 및 제2 공통 전극선과 중첩되는 제2 및 제3 지점을 단락시키는 단계, 및Shorting second and third points at which the data line overlaps the first and second common electrode lines above and below the first point, and 상기 공통 전극이 적어도 하나 연결되는 형태로 상기 제2 및 제3 지점의 좌우에서 상기 제1 및 제2 공통 전극선을 절단하는 단계Cutting the first and second common electrode lines to the left and right of the second and third points in such a manner that at least one common electrode is connected to the common electrode. 를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법.Repair method of a thin film transistor substrate for a liquid crystal display device comprising a.
KR1019990009421A 1999-03-19 1999-03-19 thin film transistor substrates for liquid crystal displays and repairing methods thereof KR100318537B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019990009421A KR100318537B1 (en) 1999-03-19 1999-03-19 thin film transistor substrates for liquid crystal displays and repairing methods thereof
US09/527,803 US6441401B1 (en) 1999-03-19 2000-03-17 Thin film transistor array panel for liquid crystal display and method for repairing the same
US10/139,396 US20030107039A1 (en) 1999-03-19 2002-05-07 Thin Film Transistor Array Panel
US10/171,777 US6657231B2 (en) 1999-03-19 2002-06-17 Thin film transistor array panel
US10/699,791 US7291860B2 (en) 1999-03-19 2003-11-04 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009421A KR100318537B1 (en) 1999-03-19 1999-03-19 thin film transistor substrates for liquid crystal displays and repairing methods thereof

Publications (2)

Publication Number Publication Date
KR20000060802A KR20000060802A (en) 2000-10-16
KR100318537B1 true KR100318537B1 (en) 2001-12-22

Family

ID=19577093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009421A KR100318537B1 (en) 1999-03-19 1999-03-19 thin film transistor substrates for liquid crystal displays and repairing methods thereof

Country Status (1)

Country Link
KR (1) KR100318537B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982122B1 (en) 2003-12-30 2010-09-14 엘지디스플레이 주식회사 Method for darkening bad pixel in thin film transistor substrate of horizontal electronic field type

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010103431A (en) * 2000-05-10 2001-11-23 구본준, 론 위라하디락사 method for fabricating liquid crystal display device
KR100750921B1 (en) * 2001-04-03 2007-08-22 삼성전자주식회사 thin film transistor array panel for a liquid crystal display with a repair structure, manufacturing method thereof and repairing method thereof
KR20030020523A (en) * 2001-08-29 2003-03-10 주식회사 현대 디스플레이 테크놀로지 Apparatus for liquid crystal display
JP2003307748A (en) * 2002-04-15 2003-10-31 Advanced Display Inc Liquid crystal display device and manufacturing method thereof
KR101224455B1 (en) * 2005-12-26 2013-01-22 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display and method for repairing the same
KR100986845B1 (en) 2008-08-14 2010-10-08 삼성모바일디스플레이주식회사 Repair structure for Repairing Line Defect of Organic Light Emitting Display Device and Method of Repairing the Same
CN107179640B (en) * 2017-05-27 2020-07-07 京东方科技集团股份有限公司 Array substrate, array substrate maintenance method, display panel and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437789A (en) * 1990-06-01 1992-02-07 Alps Electric Co Ltd Method and device for driving liquid crystal display panel
KR970028986A (en) * 1995-11-01 1997-06-26 김광호 Matrix display with repairable repair structure in units of pixels

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437789A (en) * 1990-06-01 1992-02-07 Alps Electric Co Ltd Method and device for driving liquid crystal display panel
KR970028986A (en) * 1995-11-01 1997-06-26 김광호 Matrix display with repairable repair structure in units of pixels

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982122B1 (en) 2003-12-30 2010-09-14 엘지디스플레이 주식회사 Method for darkening bad pixel in thin film transistor substrate of horizontal electronic field type

Also Published As

Publication number Publication date
KR20000060802A (en) 2000-10-16

Similar Documents

Publication Publication Date Title
JP4584387B2 (en) Display device and defect repair method thereof
KR100318539B1 (en) thin film transistor panels for liquid crystal displays
TWI388912B (en) Method of manufacturing array substrate
WO2013011855A1 (en) Active matrix display device
TW200403508A (en) Display device and repairing method for broken line of the device
KR100313245B1 (en) Liquid Crystal Display Device with Repair Function
JP4490802B2 (en) Thin film transistor display panel
WO2013021992A1 (en) Active matrix display device
JPH10123563A (en) Liquid crystal display device and its fault correction method
US6480256B2 (en) Liquid crystal display and method of manufacturing the same
KR100318537B1 (en) thin film transistor substrates for liquid crystal displays and repairing methods thereof
JP4566308B2 (en) Display device
KR100318541B1 (en) Liquid crystal display and manufacturing method thereof
JPH09288282A (en) Liquid crystal display device and disconnection processing method for bus line
JPH10123545A (en) Display panel for liquid crystal display device
JPH11150275A (en) Thin-film transistor array substrate
KR100816326B1 (en) liquid crystal display having repair lines and repairing method thereof
KR100520376B1 (en) Liquid crystal display
KR20010005221A (en) a liquid crystal display having repair lines and repairing methods thereof
KR100333981B1 (en) a thin film transistor substrate for liquid crystal displays and repairing methods thereof
KR101036738B1 (en) Thin film transistor array substrate including repair line and repair method using thereof
KR100242444B1 (en) Tft panel for lcd and method for reparing the same
KR0156201B1 (en) Thin film transistor array structure and its manufacturing method of liquid crystal display device with repair line
KR20000040058A (en) Thin film transistor type liquid crystal display device and method for repairing the same
KR100580392B1 (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee