JPH0396868A - ディジタル式レベル識別回路 - Google Patents
ディジタル式レベル識別回路Info
- Publication number
- JPH0396868A JPH0396868A JP23528989A JP23528989A JPH0396868A JP H0396868 A JPH0396868 A JP H0396868A JP 23528989 A JP23528989 A JP 23528989A JP 23528989 A JP23528989 A JP 23528989A JP H0396868 A JPH0396868 A JP H0396868A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- circuit
- threshold
- level
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概■］
ＡＭＩ信号等のアナログ信号のレベル識別をディジタル
的に行うゲイジタル式レベル識別回路に関し、 レベル識別精度の高精度化を図ることを目的とし、 入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換
後の入力信号のピーク値を検出するディジタル式ピーク
ホールド回路と、ピークホルド回路により検出されたピ
ーク値を任意関数に従ってレベル変換してしきい値を発
生するしきい値変換回路と、入力信号を該しきい値変換
回路のしきい値と大小比較して入力信号のレベル識別を
行うディジタル式比較器とを具備してなる。
的に行うゲイジタル式レベル識別回路に関し、 レベル識別精度の高精度化を図ることを目的とし、 入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換
後の入力信号のピーク値を検出するディジタル式ピーク
ホールド回路と、ピークホルド回路により検出されたピ
ーク値を任意関数に従ってレベル変換してしきい値を発
生するしきい値変換回路と、入力信号を該しきい値変換
回路のしきい値と大小比較して入力信号のレベル識別を
行うディジタル式比較器とを具備してなる。
［産業上のｆｌｌ用分野フ
本発明はＡＭＩ信号等のアナログ信号のレベル識別をデ
ィジタル的に行うゲイジタル式レベル識別回路に関する
。
ィジタル的に行うゲイジタル式レベル識別回路に関する
。
［従来の技術］
ＡＭＩ信号等のアナログ信号を識別するレベル識別目路
の従来例が第４図に示される。第４図において．１０は
入力信号のピーク値ホールド用のキャパシタ．＋１はキ
ャパシタ１０のピークホルド電圧と入力信号電圧とを比
較する比較器，ｌ２はキャパシタ１０の充電用の定電流
を発生する定電流源、１３は比較器１１による比較結果
に応じてキャパシタ１０への充電電流の供給をオン／オ
フするスイッチ回路、１４はキャパシタＩＯの故電用の
定電流を発生ずる定電流源であり、これらキ”ｙバシ９
ｌｏ、比６英１ １ 、定電！ＡＥ ｒＡ１ ２、ｌ４
、スイッチ回路１３により入力信号のピーク値を検出す
るピークホールド回路ｌ５が購成される。
の従来例が第４図に示される。第４図において．１０は
入力信号のピーク値ホールド用のキャパシタ．＋１はキ
ャパシタ１０のピークホルド電圧と入力信号電圧とを比
較する比較器，ｌ２はキャパシタ１０の充電用の定電流
を発生する定電流源、１３は比較器１１による比較結果
に応じてキャパシタ１０への充電電流の供給をオン／オ
フするスイッチ回路、１４はキャパシタＩＯの故電用の
定電流を発生ずる定電流源であり、これらキ”ｙバシ９
ｌｏ、比６英１ １ 、定電！ＡＥ ｒＡ１ ２、ｌ４
、スイッチ回路１３により入力信号のピーク値を検出す
るピークホールド回路ｌ５が購成される。
Ｉ６はピークホールド回路ｌ５で険出したピーク電圧を
適当な電圧レベルに分圧してしきい値電１ｆを発ＩＬず
るレベルｊＮ整凹路、１７は入力信号とレベル調整回路
１６のしきい１直電圧とを大小比較することにより入力
信号の゜゛１゜゜、” ｏ ”のレベルを識別する比較
器である。
適当な電圧レベルに分圧してしきい値電１ｆを発ＩＬず
るレベルｊＮ整凹路、１７は入力信号とレベル調整回路
１６のしきい１直電圧とを大小比較することにより入力
信号の゜゛１゜゜、” ｏ ”のレベルを識別する比較
器である。
このレベル識別回路は、入力信号のピーク値をピークホ
ールド回路１５で検出し、この検出ビク値をレベル調整
回路１６により適当なしきい値電圧に変換し、このしき
い値電圧を用いて比較器１７で入力信号の゜゜１′゛ま
たは゛Ｏ゛゜レベルを識別するものである。
ールド回路１５で検出し、この検出ビク値をレベル調整
回路１６により適当なしきい値電圧に変換し、このしき
い値電圧を用いて比較器１７で入力信号の゜゜１′゛ま
たは゛Ｏ゛゜レベルを識別するものである。
［発明が解決しようとする課題１
上述のレベル識別回路においては、レベル識別の精度は
ピークホールド回路の精度により決定されるが、このピ
ークホールド回路の梢度はキャパシタ、定電流源、スイ
ッチのオン抵抗等の精度に依存しており、これらの回路
素子はアナログ回路で構成されているため高精度なもの
が得られず、したがってレベル識別の高精度化を実現す
ることも困難であった。
ピークホールド回路の精度により決定されるが、このピ
ークホールド回路の梢度はキャパシタ、定電流源、スイ
ッチのオン抵抗等の精度に依存しており、これらの回路
素子はアナログ回路で構成されているため高精度なもの
が得られず、したがってレベル識別の高精度化を実現す
ることも困難であった。
また入力信号のレベル識別にあたっては、入力信号の大
小等に応してレベル識別のためのしきい値電圧の大きさ
を変化させることが識別精度を高める観点から望ましい
。しかし、従来回路において、このような入力信号の大
小に応じてしきい値電圧を任意関数に従って変化させる
回路をアナログ回路で構成することは、回路を複雑にす
る等の問題がある。
小等に応してレベル識別のためのしきい値電圧の大きさ
を変化させることが識別精度を高める観点から望ましい
。しかし、従来回路において、このような入力信号の大
小に応じてしきい値電圧を任意関数に従って変化させる
回路をアナログ回路で構成することは、回路を複雑にす
る等の問題がある。
したがって本発明の目的は、レベル識別の高精度化を図
ることにある。
ることにある。
［課題を解決するための千段］
第１図は本発明に係る原理説明図である。
本発明に係るディジタル式レベル識別回路は、入力信号
をＡ／Ｄ変換するＡ／Ｄ変換器３１と、Ａ／Ｄ変換後の
入力信号のピーク値を検出するデ，ｆジタル式ピークホ
ールド回路３２と、ピークボールド回路３２により検出
されたピーク値を任意関数に従ってレベル変換してしき
い値を発’４Ｅするしきい値変換回路３３と、入力信号
をしきい値変換回路３３のしきい値と大小比較して入力
信号のレベル識別を行うディジタル式比較器３４とを巨
備してなるものである。
をＡ／Ｄ変換するＡ／Ｄ変換器３１と、Ａ／Ｄ変換後の
入力信号のピーク値を検出するデ，ｆジタル式ピークホ
ールド回路３２と、ピークボールド回路３２により検出
されたピーク値を任意関数に従ってレベル変換してしき
い値を発’４Ｅするしきい値変換回路３３と、入力信号
をしきい値変換回路３３のしきい値と大小比較して入力
信号のレベル識別を行うディジタル式比較器３４とを巨
備してなるものである。
［ 作 用 ］
アナログ入力信号はＡ／Ｄ変換器３１でディジタル入力
信号に変換され、このディジタル入力信号のピーク値が
ディジタル式ピークホールド回路３２で検出される。こ
の検出されたピーク埴にノ１ｌ，づきしきい値発生回路
３３でしきい値が発生され、このしきい値を用いてディ
ジタル式比較器３４でディジタル入力信号の゜゛１′″
または“゜Ｏ゜゛のレベル識別が行われる。
信号に変換され、このディジタル入力信号のピーク値が
ディジタル式ピークホールド回路３２で検出される。こ
の検出されたピーク埴にノ１ｌ，づきしきい値発生回路
３３でしきい値が発生され、このしきい値を用いてディ
ジタル式比較器３４でディジタル入力信号の゜゛１′″
または“゜Ｏ゜゛のレベル識別が行われる。
［実施例］
以下、図面を参照して本発明の実施例を説明する。
第２図には本発明の一実施例としてのディジタル式レベ
ル識別回路が示される。第２図において、１はアナログ
入力信号をｎビットのディジタル信号にＡ／Ｄ変換する
Ａ／Ｄ変換帯、２はＡ／Ｄ変換器ｌでＡ／Ｄ変換された
入力信号ＩＮのピーク値ＰＫを検出するディジタル式ピ
ークホルド回路、３はピークホールド回路２で検出され
たピーク｛直１） Ｋを所″７】のしきい饋Ｔ １１に
変換する弯換デーブル、４は変換デーブルからのしきい
値’Ｆｌｌと、へ／Ｄ変換された人力｛ｉ４ Ｌ； Ｔ
Ｎとの大小比較を行って入力信号の゛″１゜゛と゜゛
Ｏ゜゜レベルを識別するディジタル式大小比較器である
。
ル識別回路が示される。第２図において、１はアナログ
入力信号をｎビットのディジタル信号にＡ／Ｄ変換する
Ａ／Ｄ変換帯、２はＡ／Ｄ変換器ｌでＡ／Ｄ変換された
入力信号ＩＮのピーク値ＰＫを検出するディジタル式ピ
ークホルド回路、３はピークホールド回路２で検出され
たピーク｛直１） Ｋを所″７】のしきい饋Ｔ １１に
変換する弯換デーブル、４は変換デーブルからのしきい
値’Ｆｌｌと、へ／Ｄ変換された人力｛ｉ４ Ｌ； Ｔ
Ｎとの大小比較を行って入力信号の゛″１゜゛と゜゛
Ｏ゜゜レベルを識別するディジタル式大小比較器である
。
ここで変換デーブル３はピークホールド回路２からのピ
ーク（ｉＱ Ｐ Ｋをアドレス入力とし、変換したしき
い値゛Ｉ″Ｈをデータ出力とするＲＯＭで実現ずること
ができ、このＲＯＭに格納するしきい値Ｆｌｌとしては
、ビークＩｌｌ！１）Ｋの大きさを変数とする任は関数
に従って求められる値が用いられる。
ーク（ｉＱ Ｐ Ｋをアドレス入力とし、変換したしき
い値゛Ｉ″Ｈをデータ出力とするＲＯＭで実現ずること
ができ、このＲＯＭに格納するしきい値Ｆｌｌとしては
、ビークＩｌｌ！１）Ｋの大きさを変数とする任は関数
に従って求められる値が用いられる。
第３図にはピークホールド回路２の構成例が石される。
第３図において、２ｌはセレクタであー）で、ｓｏ＝”
ｔ゜゜で「Ｏ」側人力端子を、Ｓ１” ｌ ”でｒ ｌ
Ｊ ｛ｆｔ＋１人力端子を選択して入力信号をＸ側出
力端ｒに出力する回路である。この「Ｏ］１口１１人力
端子にはディジタｙレ人力信弓ＩＮが、「１」測人力端
子には減算器２３からの出力信号がそれぞれ人力される
。
ｔ゜゜で「Ｏ」側人力端子を、Ｓ１” ｌ ”でｒ ｌ
Ｊ ｛ｆｔ＋１人力端子を選択して入力信号をＸ側出
力端ｒに出力する回路である。この「Ｏ］１口１１人力
端子にはディジタｙレ人力信弓ＩＮが、「１」測人力端
子には減算器２３からの出力信号がそれぞれ人力される
。
２２はフリップフロップであって、セレクタ２ｌからの
ピーク値をホールドする回路である。２３は減算器であ
って、フリップフロップの出力信号から定数回路２４の
一定値ａを減算して出力する回路である。２５は大小比
較器であって、Ａ側入力端子にディジタル入力信号ＩＮ
が、Ｂ側入力端子に減算器２３からの出力信号がそれぞ
れ入力されており、Ａ≧Ｂの時にセレクタ２１のＳＯ入
力端子に゜゜１゜゜を、またＡ＜Ｂの時にセレクタ２１
の３１人力端子に゛１゜゛をそれぞれ迭出する。ここで
減算器２３、定数回路２４、大小比較器で構成される回
路はＲ Ｏ Ｍデーブルで置き換えることもでき、それ
により回路の簡素化を図ることができる。
ピーク値をホールドする回路である。２３は減算器であ
って、フリップフロップの出力信号から定数回路２４の
一定値ａを減算して出力する回路である。２５は大小比
較器であって、Ａ側入力端子にディジタル入力信号ＩＮ
が、Ｂ側入力端子に減算器２３からの出力信号がそれぞ
れ入力されており、Ａ≧Ｂの時にセレクタ２１のＳＯ入
力端子に゜゜１゜゜を、またＡ＜Ｂの時にセレクタ２１
の３１人力端子に゛１゜゛をそれぞれ迭出する。ここで
減算器２３、定数回路２４、大小比較器で構成される回
路はＲ Ｏ Ｍデーブルで置き換えることもでき、それ
により回路の簡素化を図ることができる。
このピークホールド回路は入力信号のピークホールド機
能と、ある一定時間でその値を徐々に減衰させる機能を
ディジタル回路で実現したものであり、その動作は以下
の通りである。
能と、ある一定時間でその値を徐々に減衰させる機能を
ディジタル回路で実現したものであり、その動作は以下
の通りである。
いま人力端子２６に入力信号ＩＮが人力されると、大小
比較器２５は入力信号ＩＮと減算２ｇ２３の出力信号と
の大小比較を行い、入力信号ＩＮの方が大きい場合には
、セレクタ２ｌが「０」側人力端子を選択するようにセ
レクタ２ｌに制御信号を出力する。これにより入力信号
ＩＮはセレクタ２１を介してフリップフロツブ２２にラ
ッチされることになる。以上の動作はフリップフロップ
２２にラッヂされた値よりも入力｛言号ＩＮの値の方が
大きい限り、繰り返し行われるので、結局、フリップフ
ロップ２２には入力信号ＩＮのピーク値ＰＫがホールド
されることになる。
比較器２５は入力信号ＩＮと減算２ｇ２３の出力信号と
の大小比較を行い、入力信号ＩＮの方が大きい場合には
、セレクタ２ｌが「０」側人力端子を選択するようにセ
レクタ２ｌに制御信号を出力する。これにより入力信号
ＩＮはセレクタ２１を介してフリップフロツブ２２にラ
ッチされることになる。以上の動作はフリップフロップ
２２にラッヂされた値よりも入力｛言号ＩＮの値の方が
大きい限り、繰り返し行われるので、結局、フリップフ
ロップ２２には入力信号ＩＮのピーク値ＰＫがホールド
されることになる。
このフリップフロップ２２にホールドされたピーク値Ｐ
Ｋは、入力信号ＩＮが断となった場合には、減算器２３
で一定量αが減算されてその減算結果値がセレクタ２１
を介して再びフリップフロツプにラッチされることを周
期的に繰り返すことにより、漸次に減衰されていくこと
になる。
Ｋは、入力信号ＩＮが断となった場合には、減算器２３
で一定量αが減算されてその減算結果値がセレクタ２１
を介して再びフリップフロツプにラッチされることを周
期的に繰り返すことにより、漸次に減衰されていくこと
になる。
第２図の実施例回路の動作が以下に説明される。
アナログ入力信号はＡ ／ Ｉ）変換器１でディジクル
入力信号ＩＮに変換されてピークホールド回路２と大小
比較器４にそれぞれ入力される。ピークホールド回路２
では入力信号ＩＮピーク値ＰＫを検出し、これを変換テ
ーブル３にアドレス人力させる。
入力信号ＩＮに変換されてピークホールド回路２と大小
比較器４にそれぞれ入力される。ピークホールド回路２
では入力信号ＩＮピーク値ＰＫを検出し、これを変換テ
ーブル３にアドレス人力させる。
これにより変換テーブル３はピーク値ＰＫを適当な大き
さのしきい値ＴＨに変換して出力する。
さのしきい値ＴＨに変換して出力する。
しきい値ＴＨとしては例えばピーク値ＰＫを１／３にし
て出力する等が可能であるが、さらにピーク値ＰＫの大
きさに応じてしきい値ＴＩの分割比を変えるようにすれ
ば、入力信号ＩＮの大きさに応じた適切なしきい値レベ
ルの設定が可能となり、レベル識別の精度を向上させる
ことができる。
て出力する等が可能であるが、さらにピーク値ＰＫの大
きさに応じてしきい値ＴＩの分割比を変えるようにすれ
ば、入力信号ＩＮの大きさに応じた適切なしきい値レベ
ルの設定が可能となり、レベル識別の精度を向上させる
ことができる。
大小比較器４は変換テーブル３からのしきい値Ｔ Ｈと
入力信号ＩＮとを大小比較し、入力信号ＩＮが゜゜１″
′か゜゛Ｏ”かのレベル識別を行い、しきい値ＴＨ＜入
力信号ＩＮであれば゛ｌ″を、しきい値ＴＨ＞入力信号
ＩＮであれば゜゛Ｏ゜゜を出力す１０ ［発明の効果〕 本発明によれば、入力信号のレベル識別の精度を高める
ことができる。
入力信号ＩＮとを大小比較し、入力信号ＩＮが゜゜１″
′か゜゛Ｏ”かのレベル識別を行い、しきい値ＴＨ＜入
力信号ＩＮであれば゛ｌ″を、しきい値ＴＨ＞入力信号
ＩＮであれば゜゛Ｏ゜゜を出力す１０ ［発明の効果〕 本発明によれば、入力信号のレベル識別の精度を高める
ことができる。
第ｌ図は本究明に係る原理説明図、
第２図は本発明の一実施例としてのディジタル式レベル
識別回路を示すブロック図、 第３図は実施例回路におけるピークホールド回路の構成
例を示すブロック図、および、第４図はレベル識別回路
の従来例を示す図である。 図において、 １・・・Ａ／Ｄ変換器 ２・・・ディジタル式ピークホールド回路３・・・変換
テーブル ４、２５・・・ディジタル式大小比較器１０・・・キャ
パシタ ｌ１、１７・・・比較器 １２、１４・・・定電流源 １ ３ １ ５ ｌ ６ ２ 】 ２ ２ ２ ３ ２ ４ ・スイッチ回路 ・アナログ式ビークホ ・レベル調整回路 ・セレクタ ・フリップフロップ ・減算器 ・定数回路 ルド回路
識別回路を示すブロック図、 第３図は実施例回路におけるピークホールド回路の構成
例を示すブロック図、および、第４図はレベル識別回路
の従来例を示す図である。 図において、 １・・・Ａ／Ｄ変換器 ２・・・ディジタル式ピークホールド回路３・・・変換
テーブル ４、２５・・・ディジタル式大小比較器１０・・・キャ
パシタ ｌ１、１７・・・比較器 １２、１４・・・定電流源 １ ３ １ ５ ｌ ６ ２ 】 ２ ２ ２ ３ ２ ４ ・スイッチ回路 ・アナログ式ビークホ ・レベル調整回路 ・セレクタ ・フリップフロップ ・減算器 ・定数回路 ルド回路
Claims (1)
- 【特許請求の範囲】 入力信号をアナログ／ディジタル変換するＡ／Ｄ変換器
（３１）と、 アナログ／ディジタル変換後の入力信号のピーク値を検
出するディジタル式ピークホールド回路（３２）と、 該ピークホールド回路（３２）により検出されたピーク
値を任意関数に従ってレベル変換してしきい値を発生す
るしきい値変換回路（３３）と、 該入力信号を該しきい値変換回路（３３）のしきい値と
大小比較して入力信号のレベル識別を行うディジタル式
比較器（３４）とを具備してなるディジタル式レベル識
別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23528989A JPH0396868A (ja) | 1989-09-11 | 1989-09-11 | ディジタル式レベル識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23528989A JPH0396868A (ja) | 1989-09-11 | 1989-09-11 | ディジタル式レベル識別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0396868A true JPH0396868A (ja) | 1991-04-22 |
Family
ID=16983906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23528989A Pending JPH0396868A (ja) | 1989-09-11 | 1989-09-11 | ディジタル式レベル識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0396868A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009175090A (ja) * | 2008-01-28 | 2009-08-06 | Sony Corp | 信号値保持装置、信号値保持方法、信号値制御システム、信号値制御方法、再生装置、および再生方法 |
-
1989
- 1989-09-11 JP JP23528989A patent/JPH0396868A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009175090A (ja) * | 2008-01-28 | 2009-08-06 | Sony Corp | 信号値保持装置、信号値保持方法、信号値制御システム、信号値制御方法、再生装置、および再生方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2514531A1 (fr) | Procede pour corriger la gradation de donnees de sortie, utilise dans un systeme de traitement numerique d'images | |
| JPS5875920A (ja) | Ａ／ｄコンバ−タ回路 | |
| JPH057154A (ja) | Ａ／ｄ変換回路 | |
| JPH01130625A (ja) | 変換装置 | |
| JPS6159913A (ja) | Ａｄ変換回路 | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| US5852566A (en) | Apparatus for reducing quantization distortion | |
| JPH0396868A (ja) | ディジタル式レベル識別回路 | |
| KR950014573B1 (ko) | 디지탈 리미터 | |
| US5483295A (en) | Adaptive clamping circuit for video signal receiving device | |
| US5214510A (en) | Adaptive digital aperture compensation and noise cancel circuit | |
| US4584560A (en) | Floating point digitizer | |
| JPS592431A (ja) | アナログ・デイジタル変換器 | |
| JPS60241375A (ja) | テレビジヨン信号系のクランプ回路 | |
| JPH0446016B2 (ja) | ||
| SU1019662A1 (ru) | Демодул тор многоканального модема с амплитудно-фазоразностной манипул цией | |
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| JPS63119331A (ja) | 多値識別方式 | |
| SU907734A2 (ru) | Преобразователь посто нного напр жени в переменное | |
| JPH04103222A (ja) | アナログ／デジタル変換装置 | |
| JPS5990478A (ja) | デ−タスライス回路 | |
| JPH08116471A (ja) | 映像信号のクランプ装置 | |
| JPH07107968B2 (ja) | デイジタルリミツタ回路 | |
| JPS56115072A (en) | Picture processor | |
| JPS61186025A (ja) | アナログ・デイジタル変換回路 |