JPS61186025A - アナログ・デイジタル変換回路 - Google Patents
アナログ・デイジタル変換回路Info
- Publication number
- JPS61186025A JPS61186025A JP2551085A JP2551085A JPS61186025A JP S61186025 A JPS61186025 A JP S61186025A JP 2551085 A JP2551085 A JP 2551085A JP 2551085 A JP2551085 A JP 2551085A JP S61186025 A JPS61186025 A JP S61186025A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- circuit
- voltage
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ・ディジタル変換回路に関するもので
ある。
ある。
従来の技術
近年、事務機器の自動化に伴い、紙に書かれた原稿を電
気信号に変換する画像入力装置が多く用いられるように
なり、画像入力装置に用いるアナログ・ディジタル変換
回路の開発が重要視されている。
気信号に変換する画像入力装置が多く用いられるように
なり、画像入力装置に用いるアナログ・ディジタル変換
回路の開発が重要視されている。
画像入力装置では、紙に書かれた原稿を電気信号に変換
する為のセンサとして、ＣＣＤイメージセンサを用いた
装置が知られており、まず、このＣＣＤイメージセンサ
を用いた画像入力装置の基本的な構成及び動作について
説明する。
する為のセンサとして、ＣＣＤイメージセンサを用いた
装置が知られており、まず、このＣＣＤイメージセンサ
を用いた画像入力装置の基本的な構成及び動作について
説明する。
第６図において、１は原稿用紙、２は原稿用紙１を照ら
すための光源、３はＣＣＤイメージセンサ、４は原稿用
紙１に描かれた文字や図形をＣＣＤイメージセンサ上に
焦点を結ぶためのレンズである。原稿用紙１に描かれた
文字や図形はＣＣＤイメージセンサ３により光電変換さ
れ、結果として第７図に示す様に連続的な電気信号とし
て出力される。ＣＣＤイメージセンサ３に当たる光量が
多い程、すなわち原稿用紙の色が白に近い程、ＣＣＤイ
メージセンサの出力は大きくなり、逆に原稿用紙の色が
黒に近い程ＣＣＤイメージセンサの出力は小さくなる。
すための光源、３はＣＣＤイメージセンサ、４は原稿用
紙１に描かれた文字や図形をＣＣＤイメージセンサ上に
焦点を結ぶためのレンズである。原稿用紙１に描かれた
文字や図形はＣＣＤイメージセンサ３により光電変換さ
れ、結果として第７図に示す様に連続的な電気信号とし
て出力される。ＣＣＤイメージセンサ３に当たる光量が
多い程、すなわち原稿用紙の色が白に近い程、ＣＣＤイ
メージセンサの出力は大きくなり、逆に原稿用紙の色が
黒に近い程ＣＣＤイメージセンサの出力は小さくなる。
画像の２値化信号のみを扱う場合は、第７図において５
に示す様に適当なレベルのしきい値を設定することによ
り第８図に示す様なディジタル信号出力を得ることがで
きる。ところが画像信号の濃淡を問題にする場合は、し
きい値を複数個設定する必要が生じる。
に示す様に適当なレベルのしきい値を設定することによ
り第８図に示す様なディジタル信号出力を得ることがで
きる。ところが画像信号の濃淡を問題にする場合は、し
きい値を複数個設定する必要が生じる。
第９図はしきい値を１６個設定した様子を示す図である
。しきい値を１６個設定する事により、センサ出力ヲレ
ベル０からレベル１６までの１７段階に分割でき、第８
図に示した２値化信号では表現できなかった原稿の濃淡
を表現することが可能となる。
。しきい値を１６個設定する事により、センサ出力ヲレ
ベル０からレベル１６までの１７段階に分割でき、第８
図に示した２値化信号では表現できなかった原稿の濃淡
を表現することが可能となる。
ただし、画像の濃淡情報を扱う場合、用途により濃淡の
階調を多く必要とする場合と、階調が少なくてもすむ場
合とがある。一つのシステムにおいてこの両方の用途が
考えられる場合には、階調レベルを、必要とされる最大
の数だけ持たせ、第１０図に示す輝度パターン法に従っ
て濃淡を表わしている。
階調を多く必要とする場合と、階調が少なくてもすむ場
合とがある。一つのシステムにおいてこの両方の用途が
考えられる場合には、階調レベルを、必要とされる最大
の数だけ持たせ、第１０図に示す輝度パターン法に従っ
て濃淡を表わしている。
ここでは、従来例として、５ピツトのアナログ・ディジ
タル変換器を用いて１７階調の濃淡情報を得た後、ソフ
トウェアにより少ない階調の情報（１０階調、６階調、
２階調）に変換する手段を示す。第１１図はアナログ・
ディジタル変換器の概略を示すものであり、６はアナロ
グ・ディジタル変換器、７はＯＣＤイメージセンサのア
ナログ出力を入力するためのアナログ信号入力端子、８
はアナログ・ディジタル変換器のしきい値を決めるため
の基準電圧入力端子である。出力信号としてはアナログ
入力電圧に比例したディジタル信号が得られる。第１２
図は、以上のアナログ・ディジタル変換器を用いて、Ｃ
ＯＤイメージセンサの出力レベルをレベル○からレベル
１７までの１７階調の濃淡情報を有するディジタル信号
に変換すは、アナログ・ディジタル変換器の出力信号の
輝度レベル（レベルＱ〜レベル１６）を、各階調数で分
割するというものである。例えば、第１３図に示すよう
に、１７階調から１０階調へ変換する場合、１７階調の
レベルは２つのレベルごとに分割すれ、０レベルのみが
１つのレベルとなる。また５階調へ変換する場合、４つ
のレベルと３つのレベルの２通りに分割される。
タル変換器を用いて１７階調の濃淡情報を得た後、ソフ
トウェアにより少ない階調の情報（１０階調、６階調、
２階調）に変換する手段を示す。第１１図はアナログ・
ディジタル変換器の概略を示すものであり、６はアナロ
グ・ディジタル変換器、７はＯＣＤイメージセンサのア
ナログ出力を入力するためのアナログ信号入力端子、８
はアナログ・ディジタル変換器のしきい値を決めるため
の基準電圧入力端子である。出力信号としてはアナログ
入力電圧に比例したディジタル信号が得られる。第１２
図は、以上のアナログ・ディジタル変換器を用いて、Ｃ
ＯＤイメージセンサの出力レベルをレベル○からレベル
１７までの１７階調の濃淡情報を有するディジタル信号
に変換すは、アナログ・ディジタル変換器の出力信号の
輝度レベル（レベルＱ〜レベル１６）を、各階調数で分
割するというものである。例えば、第１３図に示すよう
に、１７階調から１０階調へ変換する場合、１７階調の
レベルは２つのレベルごとに分割すれ、０レベルのみが
１つのレベルとなる。また５階調へ変換する場合、４つ
のレベルと３つのレベルの２通りに分割される。
本発明が解決しようとする問題点
しかしながら、以上のような手段では、ソフトフェアに
より１０階調、６階調に補正する際、第１３図に示すよ
うに補正による誤差が生じ正確な階調を得る事ができず
また、ソフトウェアによる階調補正では速度が遅くなり
システムの性能を大幅に落とすという問題点があった。
より１０階調、６階調に補正する際、第１３図に示すよ
うに補正による誤差が生じ正確な階調を得る事ができず
また、ソフトウェアによる階調補正では速度が遅くなり
システムの性能を大幅に落とすという問題点があった。
本発明は上記問題点を解決するものであり、各階調レベ
ルと光センサの出力レベルとの誤差を低減し、速度を落
す事なく複数の階調を得る事を可能としたアナログ・デ
ィジタル変換回路を提供する事を目的とする。
ルと光センサの出力レベルとの誤差を低減し、速度を落
す事なく複数の階調を得る事を可能としたアナログ・デ
ィジタル変換回路を提供する事を目的とする。
問題点を解決する為の手段
本発明は上記従来の問題点を解決する為、複数のレベル
の基準電圧を発生するよう直列に接続された複数の抵抗
器と、前記基準電圧とアナログ入力電圧とを比較する複
数の比較器と、各比較器の出力からディジタル出力を生
成するエンコーダと、前記抵抗器のうちの任意の抵抗器
を短絡するスイッチによりアナログ・ディジタル変換回
路を構成するものである。
の基準電圧を発生するよう直列に接続された複数の抵抗
器と、前記基準電圧とアナログ入力電圧とを比較する複
数の比較器と、各比較器の出力からディジタル出力を生
成するエンコーダと、前記抵抗器のうちの任意の抵抗器
を短絡するスイッチによりアナログ・ディジタル変換回
路を構成するものである。
作用
スイッチにより任意の抵抗器を短絡する事により、他の
抵抗器より任意の値の基準電圧を得る事が出来、比較器
により基準電圧と入力されたアナログ電圧とを比較し、
その結果をエンコーダでディジタル信号に変換する事に
より、しきい値を任意に切り替える事が出来るディジタ
ル信号が得られる。
抵抗器より任意の値の基準電圧を得る事が出来、比較器
により基準電圧と入力されたアナログ電圧とを比較し、
その結果をエンコーダでディジタル信号に変換する事に
より、しきい値を任意に切り替える事が出来るディジタ
ル信号が得られる。
実施例
以下、本発明の実施例について説明する。第１図は本発
明の一実施例におけるアナログ・ディジタル変換回路を
示す図である。同図において９ａから９ｑまでは抵抗器
であり、すべて直列に接続され、同一の抵抗値をもつ。
明の一実施例におけるアナログ・ディジタル変換回路を
示す図である。同図において９ａから９ｑまでは抵抗器
であり、すべて直列に接続され、同一の抵抗値をもつ。
これら抵抗器９ａ〜９ｑのうち、抵抗器９ａの一端は電
圧源ｖＲ計に接続され、抵抗器９ｑの一端は電圧源”Ｒ
ＩＩＦＣＨＤに接続されている。電圧源ＶＲＩＩＦはア
ナログ信号の最大値付近の電圧に、電圧源ＶＲ１ＦＣＨ
Ｄは通常○Ｖになってイル。１０２Ｌ〜１０ｐｉｄそれ
ぞれ各レベルにおける基準電圧とアナログ信号の入力電
圧とを比較する複数の比較器であり、反転入力端子には
アナログ入力信号ｖｒＮが、非反転入力端子には各レベ
ルにおける基準電圧が入力される。１１は各比較器１０
ａ〜１０ｐの出力から６ビツトのディジタル出力を生成
するエンコーダであり、アナログ入力信号ＶＩＨの大き
さに比例した５ビツトのディジタル出力をラッチ回路１
２に出力する。ラッチ回路１２は入力されたディジタル
信号を一時保持し、コンピュータ、又はメモリへ送ル。
圧源ｖＲ計に接続され、抵抗器９ｑの一端は電圧源”Ｒ
ＩＩＦＣＨＤに接続されている。電圧源ＶＲＩＩＦはア
ナログ信号の最大値付近の電圧に、電圧源ＶＲ１ＦＣＨ
Ｄは通常○Ｖになってイル。１０２Ｌ〜１０ｐｉｄそれ
ぞれ各レベルにおける基準電圧とアナログ信号の入力電
圧とを比較する複数の比較器であり、反転入力端子には
アナログ入力信号ｖｒＮが、非反転入力端子には各レベ
ルにおける基準電圧が入力される。１１は各比較器１０
ａ〜１０ｐの出力から６ビツトのディジタル出力を生成
するエンコーダであり、アナログ入力信号ＶＩＨの大き
さに比例した５ビツトのディジタル出力をラッチ回路１
２に出力する。ラッチ回路１２は入力されたディジタル
信号を一時保持し、コンピュータ、又はメモリへ送ル。
１３，１４゜１５はスイッチであり、例えばアナログス
イッチ等により構成され、外部より入力された信号によ
り閉じられる。１６，１７．１８はスイッチ１３゜１４
．１５のコントロール入力端子であり、これに信号を与
えることによりスイッチ１３，１４゜１５が閉じられる
ように構成されている。また、コントロール入力端子１
６，１７．１８に信号を与えない状態ではスイッチ１３
，１４．１５は開いたままである。
イッチ等により構成され、外部より入力された信号によ
り閉じられる。１６，１７．１８はスイッチ１３゜１４
．１５のコントロール入力端子であり、これに信号を与
えることによりスイッチ１３，１４゜１５が閉じられる
ように構成されている。また、コントロール入力端子１
６，１７．１８に信号を与えない状態ではスイッチ１３
，１４．１５は開いたままである。
以上のように第１図の回路はレベルＯからレベル１６の
１７階調を表現できるアナログ・ディジタル変換器を構
成している。以下に、動作を説明する０ 今、コントロール入力端子１６に信号を与えると、スイ
ッチ１３は閉じられ、Ｖｌ＝＝ Ｔｏとなる。
１７階調を表現できるアナログ・ディジタル変換器を構
成している。以下に、動作を説明する０ 今、コントロール入力端子１６に信号を与えると、スイ
ッチ１３は閉じられ、Ｖｌ＝＝ Ｔｏとなる。
よって、第１図の回路はレベル０からレベル９の１０階
調を表現できるアナログ・ディジタル変換器となる。
調を表現できるアナログ・ディジタル変換器となる。
コントロール入力端子１７に信号を与えると、スイッチ
１４が閉じられｖ２＝ｖｏとなり、第１図の回路はレベ
ル０からレベル４の５階調を表現できるアナログ・ディ
ジタル変換回路となる。
１４が閉じられｖ２＝ｖｏとなり、第１図の回路はレベ
ル０からレベル４の５階調を表現できるアナログ・ディ
ジタル変換回路となる。
コントロール入力端子１８に信号を与えると、スイッチ
１５が閉じられｖ３＝Ｖ（１となり、第１図の回路はレ
ベル０とレベル１の２値化回路となる。
１５が閉じられｖ３＝Ｖ（１となり、第１図の回路はレ
ベル０とレベル１の２値化回路となる。
第２図ｌｌ１１７階調のアナログ・ディジタル変換回路
としての各しきい値の様子を、第３図は２階調のアナロ
グ・ディジタル変換回路としての各しきい値の様子を、
第４図は６階調のアナログ・ディジタル変換回路として
の各しきい値の様子を示すものである。
としての各しきい値の様子を、第３図は２階調のアナロ
グ・ディジタル変換回路としての各しきい値の様子を、
第４図は６階調のアナログ・ディジタル変換回路として
の各しきい値の様子を示すものである。
以上のように、本実施例ておいては、スイッチ１３．１
４．１５のいずれかを閉じる事のみで、１７階調、１０
階調、５階調、２階調のいずれかを選択する事が出来る
為、変換速度を落す事はない。また、しきい値電圧は、
等しい値の抵抗値による分圧で得られる為、それぞれの
階調において正確なしきい値のディジタル信号を得る事
が出来る。よって第５図に示すように、それぞれの階調
において正確な輝度レベルの濃淡情報を得る事が出来る
。
４．１５のいずれかを閉じる事のみで、１７階調、１０
階調、５階調、２階調のいずれかを選択する事が出来る
為、変換速度を落す事はない。また、しきい値電圧は、
等しい値の抵抗値による分圧で得られる為、それぞれの
階調において正確なしきい値のディジタル信号を得る事
が出来る。よって第５図に示すように、それぞれの階調
において正確な輝度レベルの濃淡情報を得る事が出来る
。
発明の効果
上記のごとく、本発明によれば、スイッチの開閉信号を
与えるだけで、ディジタル信号に変換する際の階調数を
任意に設定出来、ソフトウェア等の手段を用いて階調補
正する必要がなくなり、全体としての処理時間が大幅に
短縮される。また、しきい値電圧は、抵抗器の値により
設定される為、正確なしきい値を有するディジタル信号
を得る事が出来、その実用的効果は大なるものがある。
与えるだけで、ディジタル信号に変換する際の階調数を
任意に設定出来、ソフトウェア等の手段を用いて階調補
正する必要がなくなり、全体としての処理時間が大幅に
短縮される。また、しきい値電圧は、抵抗器の値により
設定される為、正確なしきい値を有するディジタル信号
を得る事が出来、その実用的効果は大なるものがある。
第１図は本発明の一実施例におけるアナログ・ディジタ
ル変換回路を示す回路図、第２図、第３図、第４図はそ
れぞれのしきい値を設定した様子を示す図、第５図は本
発明の実施例における輝度レベルを示す図、第６図は画
像入力装置の基本的な構成を表す図、第７図はＣＯＤイ
メージセンサの出力波形を示す図、第８図は２値化した
ディジタル出力を示す図、第９図はしきい値を１６階調
に設定した様子を示す図、第１ｏ図は輝度パターン法に
よる各階調の濃淡データを示す図、第１１図は従来のア
ナログ・ディジタル変換器を示す図、第１２図はアナロ
グ入力電圧に対するディジタル出力を表す図、第１３図
は従来のアナログ・ディジタル変換器の出力信号の輝度
レベルを示す図である。 ９ａ〜９ｇ・・・・・・抵抗器、１０＆〜１０ｐ・・・
・・・比較器、１１・・・・・エンコーダ、１３，１４
．１５・・・・・・スイッチ。 第１ｒＩＪ 第２図 １１８ 間 第３図 峙 膚 第４図 時 間 第５図 一一一、−−−へ一一一、−一ノ（−一、−一）’−、
、−−ノ１７Ｐ砺ベシ■ １０Ｍツ濶が
１吟訓 ２イ夏イど工第７図 第８図 ”間 時間 第９図 ｇ４ 間 第１０図 し＾ル０ レイルｌ レヘ′）Ｌ２
しτ）し／Ｋ Ｈ’４／ｌレベル０ レベ４１
しく′４２ １／ベル８ レヘ）
し９レベ）し０ レベ）しｌ しべ）し２ ［べ
）し３ しへ３４第１１図 第１２図 第１３図 ｆ’ｌｒ＠ＫＩＩ５ ｗｐ％Ｑ ５Ｗ＠Ｅ１５
？Ｑｌ化手続補正書 １ 事件の表示 昭和６０年特許願第 ２５５１０ 号２ 発明の名
称 アナログ・ディジタル変換回路 ３ 補正をする者 事件との関係 特 許 出 願 人 任 所 大阪府門真市大字門真１００６番地名 称
（５８２） 松下電器産業株式会社代表者
山 下 俊 彦４ 代 理 人
〒５７１住 所 大阪府門真市大字門真１００６
番地ミ５＼ ヲ乎 ｔＩ： ４〜 ニコノ′ ５ Ｍ正の対象 ６ 補正の内容 （１）明細書の第２ページ第１９行の「おいて５に示す
」を「示される」に補正します。 （２）同第４ページ第１０行の「レベル１７」を「レベ
ル１６Ｊに補正します。 （３） 同第８ページ第１８行の「２階調」をｒｌ。 階、調」に補正します。 （４）同第１０ページ第１８行の「９ａ〜９ｇ」を「９
ａ〜９ｑＪに補正します。 （５）図面第１３図を別紙の通りに補正します。
ル変換回路を示す回路図、第２図、第３図、第４図はそ
れぞれのしきい値を設定した様子を示す図、第５図は本
発明の実施例における輝度レベルを示す図、第６図は画
像入力装置の基本的な構成を表す図、第７図はＣＯＤイ
メージセンサの出力波形を示す図、第８図は２値化した
ディジタル出力を示す図、第９図はしきい値を１６階調
に設定した様子を示す図、第１ｏ図は輝度パターン法に
よる各階調の濃淡データを示す図、第１１図は従来のア
ナログ・ディジタル変換器を示す図、第１２図はアナロ
グ入力電圧に対するディジタル出力を表す図、第１３図
は従来のアナログ・ディジタル変換器の出力信号の輝度
レベルを示す図である。 ９ａ〜９ｇ・・・・・・抵抗器、１０＆〜１０ｐ・・・
・・・比較器、１１・・・・・エンコーダ、１３，１４
．１５・・・・・・スイッチ。 第１ｒＩＪ 第２図 １１８ 間 第３図 峙 膚 第４図 時 間 第５図 一一一、−−−へ一一一、−一ノ（−一、−一）’−、
、−−ノ１７Ｐ砺ベシ■ １０Ｍツ濶が
１吟訓 ２イ夏イど工第７図 第８図 ”間 時間 第９図 ｇ４ 間 第１０図 し＾ル０ レイルｌ レヘ′）Ｌ２
しτ）し／Ｋ Ｈ’４／ｌレベル０ レベ４１
しく′４２ １／ベル８ レヘ）
し９レベ）し０ レベ）しｌ しべ）し２ ［べ
）し３ しへ３４第１１図 第１２図 第１３図 ｆ’ｌｒ＠ＫＩＩ５ ｗｐ％Ｑ ５Ｗ＠Ｅ１５
？Ｑｌ化手続補正書 １ 事件の表示 昭和６０年特許願第 ２５５１０ 号２ 発明の名
称 アナログ・ディジタル変換回路 ３ 補正をする者 事件との関係 特 許 出 願 人 任 所 大阪府門真市大字門真１００６番地名 称
（５８２） 松下電器産業株式会社代表者
山 下 俊 彦４ 代 理 人
〒５７１住 所 大阪府門真市大字門真１００６
番地ミ５＼ ヲ乎 ｔＩ： ４〜 ニコノ′ ５ Ｍ正の対象 ６ 補正の内容 （１）明細書の第２ページ第１９行の「おいて５に示す
」を「示される」に補正します。 （２）同第４ページ第１０行の「レベル１７」を「レベ
ル１６Ｊに補正します。 （３） 同第８ページ第１８行の「２階調」をｒｌ。 階、調」に補正します。 （４）同第１０ページ第１８行の「９ａ〜９ｇ」を「９
ａ〜９ｑＪに補正します。 （５）図面第１３図を別紙の通りに補正します。
Claims (1)
- 複数のレベルの基準電圧を発生する直列に接続された複
数の抵抗器と、前記基準電圧とアナログ入力電圧とを比
較する複数の比較器と、各比較器の出力からディジタル
出力を生成するエンコーダと、前記抵抗器のうちの任意
の抵抗器を短絡するスイッチを備えたアナログ・ディジ
タル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2551085A JPS61186025A (ja) | 1985-02-13 | 1985-02-13 | アナログ・デイジタル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2551085A JPS61186025A (ja) | 1985-02-13 | 1985-02-13 | アナログ・デイジタル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61186025A true JPS61186025A (ja) | 1986-08-19 |
Family
ID=12168055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2551085A Pending JPS61186025A (ja) | 1985-02-13 | 1985-02-13 | アナログ・デイジタル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61186025A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028927A (en) * | 1988-09-02 | 1991-07-02 | Sharp Kabushiki Kaisha | Signal processing device for analogue to digital conversion |
| US11398828B2 (en) | 2018-09-25 | 2022-07-26 | Sanken Electric Co., Ltd. | Analog-to-digital converter |
-
1985
- 1985-02-13 JP JP2551085A patent/JPS61186025A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028927A (en) * | 1988-09-02 | 1991-07-02 | Sharp Kabushiki Kaisha | Signal processing device for analogue to digital conversion |
| US11398828B2 (en) | 2018-09-25 | 2022-07-26 | Sanken Electric Co., Ltd. | Analog-to-digital converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61186025A (ja) | アナログ・デイジタル変換回路 | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| KR950003287B1 (ko) | 디지탈 투 아날로그 컨버터내의 양극성 영점에서 주요 비트 전송에러를 제거하는 회로 및 방법 | |
| JPH1098384A (ja) | フラッシュ形アナログ−ディジタル変換器 | |
| JPS5813944B2 (ja) | 光学式文字読取装置 | |
| JPH0446016B2 (ja) | ||
| JP2877983B2 (ja) | Ａ／ｄコンバータ回路 | |
| JP6212694B2 (ja) | Ａ／ｄ変換方法及び装置 | |
| JP3176992B2 (ja) | 画像処理装置 | |
| KR950007402Y1 (ko) | A/d변환기의 분해능 향상 회로 | |
| JPS61208990A (ja) | 画像信号量子化装置 | |
| JPS6139682A (ja) | デジタル面像処理方法および装置 | |
| JPH03167971A (ja) | 映像信号処理装置 | |
| JP2543040B2 (ja) | 多値信号のデイジタル変換回路 | |
| JPH02215229A (ja) | Ａ／ｄ変換器 | |
| JPS62102623A (ja) | Ａ／ｄ変換回路 | |
| KR900001070B1 (ko) | 전파형 아날로그-디지탈 변환기 | |
| JPH0396868A (ja) | ディジタル式レベル識別回路 | |
| JP2001308707A (ja) | パルスエンコード型ａ／ｄ変換器 | |
| JPS5926689Y2 (ja) | ２値判別装置 | |
| JPH01158878A (ja) | 画像読取装置 | |
| JPS61288572A (ja) | 画像信号処理装置 | |
| JPH0555922A (ja) | Ａｄコンバータ回路 | |
| JPH0319429A (ja) | Ａ／ｄコンバータ | |
| JPH0243813A (ja) | Ａ／ｄ変換器 |