JPH0395976A - 光電変換素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光電変換素子に係り、特に信号電荷を蓄積す
る一導電型の制御電極領域と、該信号電荷に対応する信
号を取り出すための前記制御電極領域と反対導電型の二
つの主電極領域と有する光電変換素子に関する。

［従来の技術］ 光電変換素子の一つにパイボーラトランジスク型の光電
変換素子がある。

第６図は、バイボーラ・トランジスタ型の光電変換素子
の一構成例を示す概略的平面図であり、第７図は、その
概略的断面図である。

第６図及び第７図において、１は第１導電型の半導体基
板、２は半導体基板１と同じ導電型の半導体領域、３〜
６は半導体基板｛と反対導電型の半導体領域、７は眉間
絶縁膜、８は配線金属である。

半導体領域２，４．６は、バイボーラ・トランジスタの
ベース領域，エミッタ領域，コレクタ領域を構成し、光
電変換素子の一画素分に相当する６半導体領域３，５は
素子分離領域である。

次に上記構成の光電変換素子の光電変換動作について説
明する。

コレクタ領域となる半導体領域６は、同じ導電型の半導
体領域３，５を通じてある一定電位に維持される。

コレクタ領域となる半導体領域６とペース領域となる半
導体領域２とが逆バイアス状態となるようにベース領域
となる半導体領域２をリセットし、その後ベース電位を
フローティングにすると、照射した光によって生成され
た電子・正孔対の内一方のキャリアはコレクタ領域とな
る半導体領域６に吸収され、このキャリアと対になるキ
ャリアはベース領域となる半導体領域２に蓄積される。

キャリア数は照射した光量に比例するので、これを電荷
あるいは電位の変化として検出することが可能となり、
光電変換素子として用いることができる。

［発明が解決しようとする課題］ しかしながら、上記従来の光電変換素子においては、全
画素をＮＰＮ型バイボーラ・トランジスタもしくはＰＮ
Ｐ型バイボーラ・トランジスタのいずれか一方のみで構
成しているので、画素間のクロストークな無くすために
各画素の周囲に素子分離領域を設ける必要があった。こ
の素子分離領域の存在が画素の高密度化、ひいては、か
かる光電変換素子を用いた固体撮像装置の高解像度化の
妨げとなっていた。また、チップサイズ縮小の妨げにも
なっていた。

［課題を解決するための手段］ 本発明の光電変換素子は、信号電荷を蓄積する−導電型
の制御電極領域と、該信号電荷に対応する信号を取り出
すための、前記制御電極領域と反対導電型の二つの主電
極領域と有する第１の光電変換要素と、制御電極領域及
び二つの主電極領域の導電型が第１の光電変換要素と反
対導電型である第２の光電変換要素とを構成要素とし、
前記第１の光電変換要素と前記第２の光電変換要素を隣
接して配置したことを特徴とする。

［作用］ 第１の光電変換要素と、第２の光電変換要素とを隣接し
て配置すると、隣接する半導体領域どうしは逆バイアス
状態にあるので、両半導体領域間の多数キャリアの移動
は妨げられ、一方少数キャリアが隣接する半導体領域に
漏れこんだとしても、かかるキャリアは電荷の蓄積には
寄与しない。この結果、第１の光電変換要素と第２の光
電変換要素との間に素子分離領域を設ける必要がなくな
り、画素の高密度化を達成することが可能となる。

［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明する。

第１図は、本発明の光電変換素子の一実施例を示す概略
的平面図であり、第２図は、その概略的断面図である。

第１図及び第２図において、１ｌはＰ型の半導体基板、
ｌ２はＰ＋型の埋め込み層、１３〜１５はイオン注入も
しくは拡散によって形成されたＰ型の半導体領域、１６
はｎ＋型の埋め込み層、１７はｎ型のエビタキシャル成
長層、１８．１９はイオン注入もしくは拡敗によって形
成されたｎ型の半導体領域、２０は層間絶縁膜、２ｌは
配線金属である。

半導体領域１５，１７．１８は、ＮＰＮ型バイボーラ・
トランジスタを構成し、半導体領域１５，１７．１８は
それぞれベース領域，コレクタ領域，エミッタ領域を構
或する。コレクタ領域となる半導体領域ｌ７の電位は埋
め込み層１６を通じて、所定の正電位に維持される。

照射された光によって生成された正孔がベース領域に蓄
積して、ＮＰＮ型バイボーラ・トランジスタは光電変換
素子として働く。

また、半導体領域１３，１４．１９は、ＰＮＰ型バイボ
ーラ・トランジスタを構成し、半導体領域１３，１４．
１９はそれぞれコレクタ領域，エミッタ領域，ベース領
域を構成する。コレクタ領域となる半導体領域１３の電
位は埋め込み層１２を通じて、所定の負電位に維持され
る。

照射された光によって生成された電子がベース領域に蓄
積して、ＰＮＰ型バイボーラ・トランジスタは光電変換
素子として働く。

この時、コレクタ領域となる半導体領域１３，■７は逆
バイアス状態にあるので、コレクタ領城中の多数キャリ
アは画素間の移動が妨げられ、少数キャリアは仮に隣接
画素に漏れこんだとしても蓄積には寄与しないので、結
果として、新たに素子分離領域を設けることなく素子分
離を行うことができる。

なお、上記実施例において、Ｐ型とＮ型とを置き換えて
且つコレクタ領域へのバイアス電圧を入れ換えた場合に
おいても、同様の効果が得られる。また、埋め込み層１
２を形成せずにコレクタ領域となる半導体領域ｌ３の電
位を直接半導体基板１１から得ても同様な効果を得るこ
とができる。

第３図は、本発明の光電変換素子をインラインカラーリ
ニアセンサに用いた第一応用例を示す説明図である。

同図に示すように、四画素で一絵素を構成しており、Ｒ
，Ｇ，Ｂ，Ｇぱ、それぞれＮＰＮ型，ＰＮＰ型，ＮＰＮ
型，ＰＮＰ型バイボーラトランジスタによって構成され
ている。本発明の光電変換・・素子によれば、画素間に
新たに素子分離層を設ける必要がなく、高密度化に設計
を行うことが可能となる。

第４図は、本発明の充電変換素子を他のインラインカラ
ーリニアセンサに用いた第二応用例を示す説明図である
。

同図に示すように、三画素で一絵素を構成しており、Ｒ
，Ｇ，Ｂは、それぞれＮＰＮ型，ＮＰＮ型，ＰＮＰ型バ
イボーラトランジスタによって構成されている。本発明
の光電変換素子によれば、一絵素当たり一つの素子分離
層を設けるだけで、画素を構或することができる。

なお、上記第一応用例、第二応用例において、Ｒ，Ｇ，
Ｂを入れ換えた場合にも同様の効果が得られる。

第５図は、本発明を適用した固体撮像装置の概略的構成
図である。

同図において、光センサがエリア状に配列された撮像素
子２０１は、垂直走査部２０２及び水平走査部２０３に
よってテレビジョン走査が行なわれる。

水平走査部２０３から出力された信号は、処理回路２０
４を通して標準テレビジョン信号として出力される。

垂直および水平走査部２０２及び２０３の駆動パルスφ
ｏｓ，φＭ＋，　φＨ２＋　φｖ８Ｉ　φＶｌ，　φｖ
２等はドライバ２０５によって供給される。またドライ
バ２０５はコントローラ２０６によって制限される。

［発明の効果］ 以上詳細に説明したように、本発明の光電変換素子によ
れば、第１の光電変換要素と第２の充電変換要素との間
に素子分離領域を設ける必要がなくなり、画素の高密度
化、チップサイズの縮小を達成することができ、かかる
光電変換素子を用いた固体撮像装置の高解像度化を達成
することができる。

【図面の簡単な説明】

第１図は、本発明の光電変換素子の一実施例を示す概略
的平面図であり、第２図は、その概略的断面図である。 第３図は、本発明の充電変換素子をインラインカラーリ
ニアセンサに用いた第一応用例を示す説明図である。 第４図は、本発明の光電変換素子を他のインラインカラ
ーリニアセンザに用いた第二応用例を示す説明図である
。 第５図は、本発明を適用した固体撮像装置の概略的構成
図である。 第６図は、バイボーラ・トランジスタ型の光電変換素子
の一構成例を示す概略的平面図であり、第７図は、その
概略的断面図である。 １１：Ｐ型半導体基板、１　２　：　Ｐ”型埋め込み層
、１３〜１５：Ｐ型半導体領域、１６：ｎ”型埋め込み
層、１７：ｎ型のエビタキシャル或長層、１８，１９：
ｎ型半導体領域、２０；眉間絶縁膜、 ２ １ ：配線金属。

Claims (2)

【特許請求の範囲】
1. （１）信号電荷を蓄積する一導電型の制御電極領域と、
   該信号電荷に対応する信号を取り出すための、前記制御
   電極領域と反対導電型の二つの主電極領域と有する第１
   の光電変換要素と、制御電極領域及び二つの主電極領域
   の導電型が第１の光電変換要素と反対導電型である第２
   の光電変換要素とを構成要素とし、 前記第１の光電変換要素と前記第２の光電変換要素を隣
   接して配置したことを特徴とする光電変換素子。
2. （２）前記第１の光電変換要素の信号取出し側でない主
   電極領域と、前記第２の光電変換要素の信号取出し側で
   ない主電極領域とを隣接して配置した請求項１記載の光
   電変換素子。