JPH039548A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH039548A JPH039548A JP14598389A JP14598389A JPH039548A JP H039548 A JPH039548 A JP H039548A JP 14598389 A JP14598389 A JP 14598389A JP 14598389 A JP14598389 A JP 14598389A JP H039548 A JPH039548 A JP H039548A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- polycrystalline silicon
- isolation region
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims abstract description 109
- 238000002955 isolation Methods 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 claims abstract description 4
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 22
- 238000005530 etching Methods 0.000 abstract description 9
- 230000001590 oxidative effect Effects 0.000 abstract description 3
- 238000005755 formation reaction Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 241001621335 Synodontidae Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＭＯ８型半導体集積回路装置の製造方法に関し
、特に素子分離領域を微細化したフィールド・シールド
（Ｆｉｅｌｄ−３ｈｉｅｌｄ ）分離方式と称される素
子分離領域をもつ半導体集積回路装置の製造方法に関す
るものである。
、特に素子分離領域を微細化したフィールド・シールド
（Ｆｉｅｌｄ−３ｈｉｅｌｄ ）分離方式と称される素
子分離領域をもつ半導体集積回路装置の製造方法に関す
るものである。
（従来の技術）
半導体集積回路装置の高密度化に対応し、素子分離領域
を縮小しなければならない。従来の素子分離領域として
は、■、０ＣＯ８法やその改良法が一般に用いられてい
る。しかしそれらの素子分離領域ではバーズビークが発
生し、チャネルストップ用の不純物が横方向に拡散する
ことにより、狭チャネル効果は避けられない。
を縮小しなければならない。従来の素子分離領域として
は、■、０ＣＯ８法やその改良法が一般に用いられてい
る。しかしそれらの素子分離領域ではバーズビークが発
生し、チャネルストップ用の不純物が横方向に拡散する
ことにより、狭チャネル効果は避けられない。
ＭＯ８型半導体集積回路装置における素子分離技術とし
て、微細化が可能なフィールド・シールド分離方式と称
されるものが提案されている（工ＥＢＭ８８− Ｐ ２
４６−２／ｌ ９参照）。
て、微細化が可能なフィールド・シールド分離方式と称
されるものが提案されている（工ＥＢＭ８８− Ｐ ２
４６−２／ｌ ９参照）。
フィールド・シールド分離方式では、シリコン基板を熱
酸化して形成された薄いシリコン酸化膜（フィールド・
シールド・ゲート酸化膜）上に不純物がドーピングされ
た多結晶シリコン膜（フィールド・シールド・プレート
）が形成され、さらにその上にＣＶＤ酸化膜が形成され
ている。多結晶シリコン膜は下層の熱酸化膜と上層のＣ
ＶＤ酸化膜で挾まれ、多結晶シリコン膜の側壁もシリコ
ン酸化膜で囲まれている。
酸化して形成された薄いシリコン酸化膜（フィールド・
シールド・ゲート酸化膜）上に不純物がドーピングされ
た多結晶シリコン膜（フィールド・シールド・プレート
）が形成され、さらにその上にＣＶＤ酸化膜が形成され
ている。多結晶シリコン膜は下層の熱酸化膜と上層のＣ
ＶＤ酸化膜で挾まれ、多結晶シリコン膜の側壁もシリコ
ン酸化膜で囲まれている。
このフィールド・シールド素子分離領域を形成するため
に、多結晶シリコン膜の側壁に設けられるシリコン酸化
膜を形成する工程は、ＬＤＤ構造を形成する工程と殆ん
ど同じである。すなわち。
に、多結晶シリコン膜の側壁に設けられるシリコン酸化
膜を形成する工程は、ＬＤＤ構造を形成する工程と殆ん
ど同じである。すなわち。
熱酸化膜上に不純物ドーピングされた多結晶シリコン膜
を形成し、その上にＣＶＤ酸化膜を形成し、これらの三
層膜を素子分離領域に残すようにパターン化を施した後
、さらにＣＶＤ酸化膜を形成し、エッチバックを施して
多結晶シリコン膜の側壁を包む状態に酸化膜側壁を残す
。
を形成し、その上にＣＶＤ酸化膜を形成し、これらの三
層膜を素子分離領域に残すようにパターン化を施した後
、さらにＣＶＤ酸化膜を形成し、エッチバックを施して
多結晶シリコン膜の側壁を包む状態に酸化膜側壁を残す
。
（発明が解決しようとする課題）
シリコン酸化膜をエッチバックすることによって多結晶
シリコン膜の側壁に酸化膜側壁を残すようにするため、
側壁酸化膜の幅が変動しやすく、寸法の制御性が悪い。
シリコン膜の側壁に酸化膜側壁を残すようにするため、
側壁酸化膜の幅が変動しやすく、寸法の制御性が悪い。
三層膜を素子分離領域に残すためにエツチングを１回行
ない、さらに側壁に酸化膜を残す際にエッチバックを行
なうため、素子分離領域形成用に２回のエツチングを施
すことになり、素子形成領域に損傷を与える。
ない、さらに側壁に酸化膜を残す際にエッチバックを行
なうため、素子分離領域形成用に２回のエツチングを施
すことになり、素子形成領域に損傷を与える。
本発明はフィールド・シールド法と同じ構造の素子分離
領域を簡単な製造プロセスで実現することを目的とする
ものである。
領域を簡単な製造プロセスで実現することを目的とする
ものである。
本発明はまた。エツチング回数を減らして素子形成領域
に損傷を与えることを少なくすることをも目的とするも
のである。
に損傷を与えることを少なくすることをも目的とするも
のである。
（課題を解決するための手段）
本発明の方法ではシリコン基板表面にシリコン酸化膜を
形成し、その上に不純物がドーピングされた多結晶シリ
コン膜を形成し、さらにその上にシリコン酸化膜を形成
した後、基板上の薄膜構造を素子分離領域のみに残すよ
うにパターン化し。
形成し、その上に不純物がドーピングされた多結晶シリ
コン膜を形成し、さらにその上にシリコン酸化膜を形成
した後、基板上の薄膜構造を素子分離領域のみに残すよ
うにパターン化し。
その後酸化処理を施して基板及び前記素子分離領域の多
結晶シリコン膜の露出部分を酸化し、前記素子分離領域
に残った多結晶シリコン膜にはチャネル形成を阻止する
電圧を印加するようにする。
結晶シリコン膜の露出部分を酸化し、前記素子分離領域
に残った多結晶シリコン膜にはチャネル形成を阻止する
電圧を印加するようにする。
（作用）
基板上の素子分離領域にシリコン酸化膜、ドーピングさ
れた多結晶シリコン膜及びその上のシリコン酸化膜の三
層膜を残し、酸化処理を施すと。
れた多結晶シリコン膜及びその上のシリコン酸化膜の三
層膜を残し、酸化処理を施すと。
多結晶シリコン膜には不純物がドーピングされているの
で増速酸化が起こり、基板表面の露出部分に形成される
酸化膜の膜厚に比べて素子分離領域の三ｒＦｊ祷造の中
の多結晶シリコン層の酸化膜膜厚が基板上の膜厚より大
きくなり、素子分離領域の多結晶シリコン層の側壁がシ
リコン酸化膜で包み込まれる。
で増速酸化が起こり、基板表面の露出部分に形成される
酸化膜の膜厚に比べて素子分離領域の三ｒＦｊ祷造の中
の多結晶シリコン層の酸化膜膜厚が基板上の膜厚より大
きくなり、素子分離領域の多結晶シリコン層の側壁がシ
リコン酸化膜で包み込まれる。
（実施例）
第１図はＮＭＯＳトランジスタ間を分離する素子分離領
域に本発明を適用した実施例を表わす。
域に本発明を適用した実施例を表わす。
（Ａ）２はＰ型シリコン基板（又はＰ型ウェル）であり
、素子分離領域となる領域にチャネルストップ１ｖのた
めのＰ型不純物１例えばボロンを注入する。
、素子分離領域となる領域にチャネルストップ１ｖのた
めのＰ型不純物１例えばボロンを注入する。
シリコン基板２の表面を熱酸化し、２００〜１ｏＯＯ人
の厚さのシリコン酸化膜４を形成する。
の厚さのシリコン酸化膜４を形成する。
その上にＣＶＤ法によりリンがドーピングされた多結晶
シリコン膜６を１０００〜４０００人の厚さに形成する
。多結晶シリコン膜６に不純物をドーピングする方法は
、イオン注入法、熱拡散法、又は多結晶シリコン膜の堆
積中にドーピングする方法のいずれの方法でもよい。
シリコン膜６を１０００〜４０００人の厚さに形成する
。多結晶シリコン膜６に不純物をドーピングする方法は
、イオン注入法、熱拡散法、又は多結晶シリコン膜の堆
積中にドーピングする方法のいずれの方法でもよい。
多結晶シリコン膜６の上にＣＶＤ法により、シリコン酸
化膜８を１０００〜５０００人の厚さに形成する。
化膜８を１０００〜５０００人の厚さに形成する。
写真製版とエツチングによって素子分離領域だけに三層
膜を残す。
膜を残す。
（Ｂ）７００〜９００℃で■■２１０２＝２〜１（流量
比）の雰囲気で酸化処理を施す。基板２の表面には酸化
膜１０が形成され、多結晶シリコン膜６の露出部にはシ
リコン酸化膜１２が形成される。
比）の雰囲気で酸化処理を施す。基板２の表面には酸化
膜１０が形成され、多結晶シリコン膜６の露出部にはシ
リコン酸化膜１２が形成される。
このとき、例えば基板上の酸化膜１０の膜厚が１５０〜
３００人になるように条件を設定すると。
３００人になるように条件を設定すると。
不純物がドーピングされている多結晶シリコン膜８の露
出部では増速酸化が行なわれ、−その酸化膜の膜厚Ｗは
１０００〜２００ＯＡ程度となる。基板２上の酸化膜１
０はＭＯＳトランジスタのゲート酸化膜に用いる。
出部では増速酸化が行なわれ、−その酸化膜の膜厚Ｗは
１０００〜２００ＯＡ程度となる。基板２上の酸化膜１
０はＭＯＳトランジスタのゲート酸化膜に用いる。
（Ｃ）その後は従来のプロセスに従って、多結晶シリコ
ンにてなるゲート電極１４を形成し、基板２に不純物を
導入してソース・ドレイン領域１６を形成し、層間絶縁
膜１８を形成し、コンタクトホールをあける。このとき
素子分離領域にも少なくとも１個のコンタクトホール２
ｏをあける。
ンにてなるゲート電極１４を形成し、基板２に不純物を
導入してソース・ドレイン領域１６を形成し、層間絶縁
膜１８を形成し、コンタクトホールをあける。このとき
素子分離領域にも少なくとも１個のコンタクトホール２
ｏをあける。
（Ｄ）配線を形成する際、素子分離領域の多結晶シリコ
ン膜６にはＧＮＤ用配線２２を接続する。
ン膜６にはＧＮＤ用配線２２を接続する。
素子分離領域の多結晶シリコン膜８は絶えずＧＮＤ電位
となっているので、素子分離領域の基板２にＮ型のチャ
イ・ルが形成されるのを防止し、ＮＭＯＳトランジスタ
の素子分離領域として勤〈。
となっているので、素子分離領域の基板２にＮ型のチャ
イ・ルが形成されるのを防止し、ＮＭＯＳトランジスタ
の素子分離領域として勤〈。
第２図は他の実施例を表わす。
（Ａ’）Ｐ型シリコン基板（又はＰ型ウェル）２上にボ
ロンがドーピングされたシリコン酸化膜２４をＣＶＤ法
により２００〜５００人の厚さに形成する。
ロンがドーピングされたシリコン酸化膜２４をＣＶＤ法
により２００〜５００人の厚さに形成する。
その上に不純物がドーピングされていないシリコン酸化
膜４を５００〜１０００人の厚さにＣＶＤ法により形成
する。
膜４を５００〜１０００人の厚さにＣＶＤ法により形成
する。
その上にリンがドーピングされた多結晶シリコン膜６を
１０００〜４０００人の厚すニＣＶ Ｄ法により形成す
る。さらにその上に不純物がドーピングされていないシ
リコン酸化膜８をＣＶＤ法により１０００〜５０００人
の厚さに形成する。
１０００〜４０００人の厚すニＣＶ Ｄ法により形成す
る。さらにその上に不純物がドーピングされていないシ
リコン酸化膜８をＣＶＤ法により１０００〜５０００人
の厚さに形成する。
写真製版とエツチングによって素子分離領域だけに四層
膜を残す。
膜を残す。
（Ｂ）第１図と同様に、７００〜９ｏＯ°ＣテＩＩ。
１０、＝２〜１（流量比）の雰囲気で酸化処理を施す。
基板２の表面には薄い酸化膜１０が形成され、多結晶シ
リコン膜６の露出部には増速酸化によって厚いシリコン
酸化膜１２が形成される。
リコン膜６の露出部には増速酸化によって厚いシリコン
酸化膜１２が形成される。
また、素子分離領域の基板にはボロンがドーピングされ
たシリコン酸化膜２４からボロンがしみ出して不純物拡
散領域２６ａが形成される。
たシリコン酸化膜２４からボロンがしみ出して不純物拡
散領域２６ａが形成される。
（Ｃ）従来のプロセスに従って、多結晶シリコンにてな
るゲート電極１４を形成し、基板２に不純物を導入して
ソース・トレイン領域１６を形成し。
るゲート電極１４を形成し、基板２に不純物を導入して
ソース・トレイン領域１６を形成し。
層間絶縁膜１８を形成し、コンタクトホールをあける。
素子分離領域にも少なくとも１個のコンタクトホール２
０をあける。
０をあける。
（Ｄ）配線を形成する際、素子分離領域の多結晶シリコ
ン膜６にはＧＮＤ用配線２２を接続する。
ン膜６にはＧＮＤ用配線２２を接続する。
（Ｂ）〜（Ｄ）に示されるように、素子分離領域の基板
にはボロンがドーピングされたシリコン酸化膜２４から
しみだしたボロンによってチャネルストップ層２６がセ
ルファラインで形成される。
にはボロンがドーピングされたシリコン酸化膜２４から
しみだしたボロンによってチャネルストップ層２６がセ
ルファラインで形成される。
第１図及び第２図において、素子分離領域の多結晶シリ
コン膜６の露出部にシリコン酸化膜１２を形成するため
の酸化工程で形成される基板２上の酸化膜１０をゲート
酸化膜に用いると、製造プロセスが簡単になる。しかし
、素子分離領域の多結晶シリコン膜６の露出部にシリコ
ン酸化膜１２を形成する工程と、ゲート酸化膜を形成す
る工程を別工程とすることもできる。
コン膜６の露出部にシリコン酸化膜１２を形成するため
の酸化工程で形成される基板２上の酸化膜１０をゲート
酸化膜に用いると、製造プロセスが簡単になる。しかし
、素子分離領域の多結晶シリコン膜６の露出部にシリコ
ン酸化膜１２を形成する工程と、ゲート酸化膜を形成す
る工程を別工程とすることもできる。
従来のフィールド・シールド分離方式では、セルファラ
インでチャネルストップ層２６を形成することは不可能
であるが、第２図の方法では不純物をドーピングしたシ
リコン酸化膜２４からの不純物拡散によってセルファラ
インでチャネルストップ層２６が形成される。
インでチャネルストップ層２６を形成することは不可能
であるが、第２図の方法では不純物をドーピングしたシ
リコン酸化膜２４からの不純物拡散によってセルファラ
インでチャネルストップ層２６が形成される。
（発明の効果）
本発明では、フィールド・シール１〜方式の素子分離領
域を形成する際、素子分離領域の基板上に残されたシリ
コン酸化膜、不純物ドーピングされた多結晶シリコン膜
及びシリコン酸化膜の薄膜構造に酸化処理を施して多結
晶シリコン膜の露出部分を増速酸化するようにしたので
、ＲＩＥなどのエツチング工程による素子形成領域の損
傷が少なくなる。
域を形成する際、素子分離領域の基板上に残されたシリ
コン酸化膜、不純物ドーピングされた多結晶シリコン膜
及びシリコン酸化膜の薄膜構造に酸化処理を施して多結
晶シリコン膜の露出部分を増速酸化するようにしたので
、ＲＩＥなどのエツチング工程による素子形成領域の損
傷が少なくなる。
従来のようにエッチバックによって多結晶シリコン膜の
側壁にシリコン酸化膜を形成するのに比べると、形成さ
れる側壁酸化膜の寸法制御性もよくなる。
側壁にシリコン酸化膜を形成するのに比べると、形成さ
れる側壁酸化膜の寸法制御性もよくなる。
基板の濃度やウェルの濃度の設定を、素子分離とは独立
して決めることができる。
して決めることができる。
４、図面のｆｉｆｔ ｔｌ’−な説明
第１図は一実施例を示す工程断面図、第２図は他の実施
例を示す工程断面図である。
例を示す工程断面図である。
２・・・・・・シリコン基板、４・・・・・・シリコン
酸化膜、６・・・・・・リンをドーピングした多結晶シ
リコン膜、８・・・・・・シリコン酸化膜、１０・・・
・・・シリコン酸化膜、１２・・・・・・増速酸化され
たシリコン酸化膜、２２・・・ ・・・ＧＮＤ用配線。
酸化膜、６・・・・・・リンをドーピングした多結晶シ
リコン膜、８・・・・・・シリコン酸化膜、１０・・・
・・・シリコン酸化膜、１２・・・・・・増速酸化され
たシリコン酸化膜、２２・・・ ・・・ＧＮＤ用配線。
第
ズ
Claims (1)
- （１）シリコン基板表面にシリコン酸化膜を形成し、そ
の上に不純物がドーピングされた多結晶シリコン膜を形
成し、さらにその上にシリコン酸化膜を形成した後、基
板上の薄膜構造を素子分離領域のみに残すようにパター
ン化し、その後酸化処理を施して基板及び前記素子分離
領域の多結晶シリコン膜の露出部分を酸化し、前記素子
分離領域に残った多結晶シリコン膜にはチャネル形成を
阻止する電圧を印加する素子分離領域を形成する工程を
含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14598389A JPH039548A (ja) | 1989-06-07 | 1989-06-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14598389A JPH039548A (ja) | 1989-06-07 | 1989-06-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH039548A true JPH039548A (ja) | 1991-01-17 |
Family
ID=15397477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14598389A Pending JPH039548A (ja) | 1989-06-07 | 1989-06-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH039548A (ja) |
-
1989
- 1989-06-07 JP JP14598389A patent/JPH039548A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3125943B2 (ja) | 半導体装置の製造方法 | |
| US5879997A (en) | Method for forming self aligned polysilicon contact | |
| JP2510599B2 (ja) | 電界効果トランジスタ | |
| JP2001176983A (ja) | 半導体装置及びその製造方法 | |
| JPH05283687A (ja) | 半導体素子の製造方法 | |
| JPS59231864A (ja) | 半導体装置 | |
| JPH039548A (ja) | 半導体装置の製造方法 | |
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JPH07297275A (ja) | 半導体装置の製造方法 | |
| JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JP2594121B2 (ja) | 半導体装置の製造方法 | |
| JP3918696B2 (ja) | 半導体装置の製造方法 | |
| JPH04101433A (ja) | 半導体装置の製造方法 | |
| JPH0341773A (ja) | 半導体装置及びその製造方法 | |
| JP3259439B2 (ja) | 半導体装置の製造方法 | |
| JPH06232394A (ja) | 半導体装置の製造方法 | |
| JPH11274486A (ja) | 半導体装置およびその製造方法 | |
| JPH03276729A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPS62241379A (ja) | 半導体装置の製造方法 | |
| JP2512760B2 (ja) | 半導体集積回路の製法 | |
| JPH07169961A (ja) | 半導体装置およびその製造方法 | |
| JPS6194371A (ja) | 半導体装置 | |
| JPH04290471A (ja) | 半導体装置の製造方法 | |
| JPH06275839A (ja) | 縦型半導体素子の製造方法 |