JPH039440Y2 - - Google Patents
Info
- Publication number
- JPH039440Y2 JPH039440Y2 JP5651884U JP5651884U JPH039440Y2 JP H039440 Y2 JPH039440 Y2 JP H039440Y2 JP 5651884 U JP5651884 U JP 5651884U JP 5651884 U JP5651884 U JP 5651884U JP H039440 Y2 JPH039440 Y2 JP H039440Y2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- speaker
- delay circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Description
【考案の詳細な説明】
〔考案の技術分野〕
この考案は、左チヤンネル（以下Ｌチヤンネル
と云う）と右チヤンネル（以下、Ｒチヤンネルと
云う）の信号を合成した信号（Ｌ＋Ｒ）をある程
度付加して遅延回路の信号処理を行うようにした
４チヤンネル装置の信号処理装置に関する。
と云う）と右チヤンネル（以下、Ｒチヤンネルと
云う）の信号を合成した信号（Ｌ＋Ｒ）をある程
度付加して遅延回路の信号処理を行うようにした
４チヤンネル装置の信号処理装置に関する。
Ｌチヤンネル信号とＲチヤンネル信号を有する
ステレオ装置において、臨場感を出す方法とし
て、従来第１図に示すような４チヤンネル装置が
使用されている。この第１図において、Ｌチヤン
ネル信号LchはフロントＬチヤンネルアンプ１と
遅延回路９，１０に入力されるようになつてお
り、また、Ｒチヤンネル信号RchフロントＲチヤ
ンネルアンプ２と遅延回路９，１０に入力される
ようになつている。
ステレオ装置において、臨場感を出す方法とし
て、従来第１図に示すような４チヤンネル装置が
使用されている。この第１図において、Ｌチヤン
ネル信号LchはフロントＬチヤンネルアンプ１と
遅延回路９，１０に入力されるようになつてお
り、また、Ｒチヤンネル信号RchフロントＲチヤ
ンネルアンプ２と遅延回路９，１０に入力される
ようになつている。
Ｌチヤンネル信号LchはフロントＬチヤンネル
アンプ１で増幅され、フロントＬチヤンネルスピ
ーカ５を駆動し、Ｒチヤンネル信号Rchはフロン
トＲチヤンネルアンプ２で増幅され、フロントＲ
チヤンネルスピーカ６を駆動する。
アンプ１で増幅され、フロントＬチヤンネルスピ
ーカ５を駆動し、Ｒチヤンネル信号Rchはフロン
トＲチヤンネルアンプ２で増幅され、フロントＲ
チヤンネルスピーカ６を駆動する。
一方、遅延回路９はＬチヤンネル信号LchとＲ
チヤンネル信号Rchとの差をとり、約30ms（S1）
遅延させてリアＬチヤンネルアンプ３を通してリ
アＬチヤンネルスピーカ７を駆動する。
チヤンネル信号Rchとの差をとり、約30ms（S1）
遅延させてリアＬチヤンネルアンプ３を通してリ
アＬチヤンネルスピーカ７を駆動する。
また、遅延回路１０はＬチヤンネル信号Lchと
Ｒチヤンネル信号Rchとの差をとり、約60ms
（S2）遅延させてリアＲチヤンネルアンプ４を通
してリアＲチヤンネルスピーカ８を駆動する。
Ｒチヤンネル信号Rchとの差をとり、約60ms
（S2）遅延させてリアＲチヤンネルアンプ４を通
してリアＲチヤンネルスピーカ８を駆動する。
このように、Ｌチヤンネル信号LchとＲチヤン
ネル信号Rchとの２チヤンネルの信号を信号処理
によつて４チヤンネルとして、臨場感を出してい
るものである。
ネル信号Rchとの２チヤンネルの信号を信号処理
によつて４チヤンネルとして、臨場感を出してい
るものである。
しかしながら、このような従来の４チヤンネル
装置では、Ｌチヤンネル信号LchとＲチヤンネル
信号Rchが同一のときに、遅延回路９のおよび１
０において、その両信号の差、すなわち、Ｌ−Ｒ
はＬ−２０となり、信号処理が理的にできなくな
る欠点がある。
装置では、Ｌチヤンネル信号LchとＲチヤンネル
信号Rchが同一のときに、遅延回路９のおよび１
０において、その両信号の差、すなわち、Ｌ−Ｒ
はＬ−２０となり、信号処理が理的にできなくな
る欠点がある。
つまり、リアＬチヤンネルスピーカ７およびリ
アＲチヤンネルスピーカ８から音が出なくなり、
４チヤンネルとなり得ないものである。しかし、
実際には、Ｌ＝Ｒの信号はステレオ信号としてよ
くある信号である。
アＲチヤンネルスピーカ８から音が出なくなり、
４チヤンネルとなり得ないものである。しかし、
実際には、Ｌ＝Ｒの信号はステレオ信号としてよ
くある信号である。
この考案は、上記従来の欠点を除去するために
なされたもので、ＬチヤンネルLchとＲチヤンネ
ル信号Rchとが等しくなつて、Ｌ＝Ｒの場合で
も、４チヤンネル装置としての機能を量すること
のできる４チヤンネル装置の信号処理装置を提供
することを目的とする。
なされたもので、ＬチヤンネルLchとＲチヤンネ
ル信号Rchとが等しくなつて、Ｌ＝Ｒの場合で
も、４チヤンネル装置としての機能を量すること
のできる４チヤンネル装置の信号処理装置を提供
することを目的とする。
この考案の４チヤンネル装置の信号処理装置
は、Ｌチヤンネル信号とＲチヤンネル信号でその
ままそれぞれフロントＬチヤンネルスピーカとフ
ロントＲチヤンネルスピーカを駆動するととも
に、第１の遅延回路において（Ｌ−Ｒ）の信号に
ｘ（Ｌ＋Ｒ）（ｘ＝0.05〜0.3）を付加して｛（Ｌ−
Ｒ）＋ｘ（Ｌ＋Ｒ）｝の信号をS1の時間遅延してリ
アＬチヤンネルスピーカを駆動し、第２の遅延回
路において（Ｌ−Ｒ）の信号にｘ（Ｌ＋Ｒ）（ｘ＝
0.05〜0.3）を付加して｛（Ｌ−Ｒ）＋ｘ（Ｌ＋Ｒ）
の信号をS2の時間遅延してリアＲチヤンネルスピ
ーカを駆動するようにしたものである。
は、Ｌチヤンネル信号とＲチヤンネル信号でその
ままそれぞれフロントＬチヤンネルスピーカとフ
ロントＲチヤンネルスピーカを駆動するととも
に、第１の遅延回路において（Ｌ−Ｒ）の信号に
ｘ（Ｌ＋Ｒ）（ｘ＝0.05〜0.3）を付加して｛（Ｌ−
Ｒ）＋ｘ（Ｌ＋Ｒ）｝の信号をS1の時間遅延してリ
アＬチヤンネルスピーカを駆動し、第２の遅延回
路において（Ｌ−Ｒ）の信号にｘ（Ｌ＋Ｒ）（ｘ＝
0.05〜0.3）を付加して｛（Ｌ−Ｒ）＋ｘ（Ｌ＋Ｒ）
の信号をS2の時間遅延してリアＲチヤンネルスピ
ーカを駆動するようにしたものである。
以下、この考案の４チヤンネル装置の信号処理
装置の実施例について図面に基づき説明する。第
２図はその一実施例の構成を示すブロツク図であ
る。この第２図において、第１図と同一部分には
同一符号を付して述べる。
装置の実施例について図面に基づき説明する。第
２図はその一実施例の構成を示すブロツク図であ
る。この第２図において、第１図と同一部分には
同一符号を付して述べる。
Ｌチヤンネル信号LchはフロントＬチヤンネル
アンプ１を通してフロントＬチヤンネルスピーカ
５を駆動するようになつているとともに、遅延回
路１１，１２に入力されるようになつている。
アンプ１を通してフロントＬチヤンネルスピーカ
５を駆動するようになつているとともに、遅延回
路１１，１２に入力されるようになつている。
同様にして、Ｒチヤンネル信号Rchはフロント
Ｒチヤンネルアンプ２を通してフロントＲチヤン
ネルスピーカ６に印加するようになつているとと
もに、遅延回路１１，１２に入力されるようにな
つている。
Ｒチヤンネルアンプ２を通してフロントＲチヤン
ネルスピーカ６に印加するようになつているとと
もに、遅延回路１１，１２に入力されるようにな
つている。
遅延回路１１の出力はリアＬチヤンネルアンプ
３を通してリアＬチヤンネルスピーカ７に印加す
るようになつている。同様にして、遅延回路１２
の出力はリアＲチヤンネルアンプ４を通してリア
Ｒチヤンネルスピーカ８に印加するようになつて
いる。
３を通してリアＬチヤンネルスピーカ７に印加す
るようになつている。同様にして、遅延回路１２
の出力はリアＲチヤンネルアンプ４を通してリア
Ｒチヤンネルスピーカ８に印加するようになつて
いる。
遅延回路１１はＬチヤンネル信号LchとＲチヤ
ンネル信号Rchの差信号（Ｌ−Ｒ）に和信号ｘ
（Ｌ＋Ｒ）を加えて、遅延回路S1（約30ms）をか
けるように処理する。すなわち、｛（Ｌ−Ｒ）＋ｘ
（Ｌ＋Ｒ）｝S1の処理をするものであり、ｘ＝0.05
〜0.3である。
ンネル信号Rchの差信号（Ｌ−Ｒ）に和信号ｘ
（Ｌ＋Ｒ）を加えて、遅延回路S1（約30ms）をか
けるように処理する。すなわち、｛（Ｌ−Ｒ）＋ｘ
（Ｌ＋Ｒ）｝S1の処理をするものであり、ｘ＝0.05
〜0.3である。
同様にして、遅延回路１２は差信号（Ｌ−Ｒ）
に和信号ｘ（Ｌ＋Ｒ）を加えたものに遅延時間S2
（60ms）をかける処理、すなわち、｛（Ｌ−Ｒ）＋
ｌ（Ｌ＋Ｒ）｝S2の処理をするようにしている。
に和信号ｘ（Ｌ＋Ｒ）を加えたものに遅延時間S2
（60ms）をかける処理、すなわち、｛（Ｌ−Ｒ）＋
ｌ（Ｌ＋Ｒ）｝S2の処理をするようにしている。
この遅延回路１１，１２の処理は第１図におけ
る遅延回路９，１０の処理（Ｌ−Ｒ）S1・（Ｌ−
Ｒ）S2に対してｘ（Ｌ＋Ｒ）分だけ違つているも
のである。
る遅延回路９，１０の処理（Ｌ−Ｒ）S1・（Ｌ−
Ｒ）S2に対してｘ（Ｌ＋Ｒ）分だけ違つているも
のである。
次に、以上のように構成されたこの考案の４チ
ヤンネル装置の処理装置の作用について説明す
る。Ｌチヤンネル信号LchはフロントＬチヤンネ
ルアンプ１で増幅されてフロントＬチヤンネルス
ピーカ５を駆動すると同時に遅延回路１１，１２
に入力される。
ヤンネル装置の処理装置の作用について説明す
る。Ｌチヤンネル信号LchはフロントＬチヤンネ
ルアンプ１で増幅されてフロントＬチヤンネルス
ピーカ５を駆動すると同時に遅延回路１１，１２
に入力される。
また、Ｒチヤンネル信号RchはフロントＲチヤ
ンネルアンプ２で増幅されてフロントＲチヤンネ
ルスピーカ６を駆動すると同時に、遅延回路１
１，１２に入力される。
ンネルアンプ２で増幅されてフロントＲチヤンネ
ルスピーカ６を駆動すると同時に、遅延回路１
１，１２に入力される。
この遅延回路１１，１２にはＬチヤンネル信号
LchとＲチヤンネル信号Rchとが入力され、その
差信号（Ｌ−Ｒ）に和信号ｘ（Ｌ＋Ｒ）が加えら
れたものに、遅延回路S1，S2がそれぞれかけられ
る。
LchとＲチヤンネル信号Rchとが入力され、その
差信号（Ｌ−Ｒ）に和信号ｘ（Ｌ＋Ｒ）が加えら
れたものに、遅延回路S1，S2がそれぞれかけられ
る。
すなわち、遅延回路１１においては、｛（Ｌ−
Ｒ）＋ｘ（Ｌ＋Ｒ）｝S1の処理がなされ、遅延回路
１２においては、｛（Ｌ−Ｒ）＋ｘ（Ｌ＋Ｒ）｝S2の
処理がなされる。
Ｒ）＋ｘ（Ｌ＋Ｒ）｝S1の処理がなされ、遅延回路
１２においては、｛（Ｌ−Ｒ）＋ｘ（Ｌ＋Ｒ）｝S2の
処理がなされる。
このように処理された遅延回路１１の出力はリ
アＬチヤンネルアンプ３で増幅されてリアＬチヤ
ンネルスピーカ７を駆動する。また、遅延回路１
２の出力はリアＲチヤンネルアンプ４で増幅さ
れ、リアＲチヤンネルスピーカ８を駆動する。
アＬチヤンネルアンプ３で増幅されてリアＬチヤ
ンネルスピーカ７を駆動する。また、遅延回路１
２の出力はリアＲチヤンネルアンプ４で増幅さ
れ、リアＲチヤンネルスピーカ８を駆動する。
かくして、Ｌチヤンネル信号Lch、とＲチヤン
ネル信号Rchとが等しいとき、すなわち、Ｌ＝Ｒ
の場合でも、４チヤンネルとも信号が存在するこ
とになり、フロントＬチヤンネルスピーカ５、フ
ロントＲチヤンネルスピーカ６、リアＬチヤンネ
ルスピーカ７、リアＲチヤンネルスピーカ８はと
もに音声を発生し、臨場感を出すことが可能とな
る。
ネル信号Rchとが等しいとき、すなわち、Ｌ＝Ｒ
の場合でも、４チヤンネルとも信号が存在するこ
とになり、フロントＬチヤンネルスピーカ５、フ
ロントＲチヤンネルスピーカ６、リアＬチヤンネ
ルスピーカ７、リアＲチヤンネルスピーカ８はと
もに音声を発生し、臨場感を出すことが可能とな
る。
このとき、ｘの値は0.05〜0.3まで可変できる
可変抵抗あるいは0.05〜0.3の間の中で設定する
定数であつてもよい。
可変抵抗あるいは0.05〜0.3の間の中で設定する
定数であつてもよい。
以上のように、この考案の４チヤンネル装置の
処理装置によれば、Ｌチヤンネル信号とＲチヤン
ネル信号でそのままそれぞれフロントＬチヤンネ
ルスピーカとフロントＲチヤンネルスピーカを駆
動するとともに、第１の遅延回路において｛（Ｌ
−Ｒ）＋ｘ（Ｌ＋Ｒ）｝S1の処理を行うとともに第
２の遅延回路において、｛（Ｌ−Ｒ）＋ｘ（Ｌ＋Ｒ）｝
S2の処理を行つてそれぞれリアＬチヤンネルスピ
ーカとリアＲチヤンネル信号を駆動して４チヤン
ネルの動作を行わせるようにしたので、Ｌチヤン
ネル信号とＲチヤンネル信号が等しい場合でも、
４チヤンネルの機能を喪失することがなく、臨場
感のあふれる音響効果を堪能できるものである。
処理装置によれば、Ｌチヤンネル信号とＲチヤン
ネル信号でそのままそれぞれフロントＬチヤンネ
ルスピーカとフロントＲチヤンネルスピーカを駆
動するとともに、第１の遅延回路において｛（Ｌ
−Ｒ）＋ｘ（Ｌ＋Ｒ）｝S1の処理を行うとともに第
２の遅延回路において、｛（Ｌ−Ｒ）＋ｘ（Ｌ＋Ｒ）｝
S2の処理を行つてそれぞれリアＬチヤンネルスピ
ーカとリアＲチヤンネル信号を駆動して４チヤン
ネルの動作を行わせるようにしたので、Ｌチヤン
ネル信号とＲチヤンネル信号が等しい場合でも、
４チヤンネルの機能を喪失することがなく、臨場
感のあふれる音響効果を堪能できるものである。
第１図は従来の４チヤンネル装置の信号処理装
置のブロツク図、第２図はこの考案の４チヤンネ
ル装置の信号処理装置の一実施例のブロツク図で
ある。 １……フロントＬチヤンネルアンプ、２……フ
ロントＲチヤンネルアンプ、３……リアＬチヤン
ネルアンプ、４……リアＲチヤンネルアンプ、５
……フロントＬチヤンネルスピーカ、６……フロ
ントＲチヤンネルスピーカ、７……リアＬチヤン
ネルスピーカ、８……リアＲチヤンネルスピー
カ、１１，１２……遅延回路。
置のブロツク図、第２図はこの考案の４チヤンネ
ル装置の信号処理装置の一実施例のブロツク図で
ある。 １……フロントＬチヤンネルアンプ、２……フ
ロントＲチヤンネルアンプ、３……リアＬチヤン
ネルアンプ、４……リアＲチヤンネルアンプ、５
……フロントＬチヤンネルスピーカ、６……フロ
ントＲチヤンネルスピーカ、７……リアＬチヤン
ネルスピーカ、８……リアＲチヤンネルスピー
カ、１１，１２……遅延回路。
Claims (1)
- Ｌチヤンネル信号で駆動されるフロントＬチヤ
ンネルスピーカと、Ｒチヤンネル信号で駆動され
るフロントＲチヤンネルスピーカと、上記Ｌチヤ
ンネル信号とＲチヤンネル信号の差信号（Ｌ−
Ｒ）に和信号ｘ（Ｌ＋Ｒ）（ｘ＝0.05〜0.3）を加
えて第１の遅延時間S1をかける｛（Ｌ−Ｒ）＋ｘ
（Ｌ＋Ｒ）｝S1の信号処理を行う第１の遅延回路
と、上記Ｌチヤンネル信号とＲチヤンネル信号の
差信号（Ｌ−Ｒ）に和信号ｘ（Ｌ＋Ｒ）を加えて
第２の遅延時間S2をかける｛（Ｌ−Ｒ）＋ｘ（Ｌ＋
Ｒ）｝S2の信号処理を行う第２の遅延回路と、上
記第１の遅延回路の出力で駆動されるリアＬチヤ
ンネルスピーカと、上記第２の遅延回路の出力で
駆動されるリアＲチヤンネルスピーカとよりなる
４チヤンネル装置の信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5651884U JPS60170000U (ja) | 1984-04-17 | 1984-04-17 | ４チヤンネル装置の信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5651884U JPS60170000U (ja) | 1984-04-17 | 1984-04-17 | ４チヤンネル装置の信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60170000U JPS60170000U (ja) | 1985-11-11 |
| JPH039440Y2 true JPH039440Y2 (ja) | 1991-03-08 |
Family
ID=30580187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5651884U Granted JPS60170000U (ja) | 1984-04-17 | 1984-04-17 | ４チヤンネル装置の信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60170000U (ja) |
-
1984
- 1984-04-17 JP JP5651884U patent/JPS60170000U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60170000U (ja) | 1985-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8867750B2 (en) | Surround sound virtualizer and method with dynamic range compression | |
| JPS63224599A (ja) | ステレオ処理装置 | |
| EP1194007A3 (en) | Method and signal processing device for converting stereo signals for headphone listening | |
| ES2182052T3 (es) | Sistema de amplificacion acustica multicanal para su uso en gracion y reproduccion y procedimientos para proporcionar dicho sistema. | |
| JPS5832840B2 (ja) | 立体音場拡大装置 | |
| US4873722A (en) | Multi-channel reproducing system | |
| JP2001527371A (ja) | サラウンド信号処理装置及びその方法 | |
| US5844993A (en) | Surround signal processing apparatus | |
| US7152082B2 (en) | Audio frequency response processing system | |
| EP0325175A3 (en) | Multi-channel stereophonic system | |
| JPH039440Y2 (ja) | ||
| JP2000228800A (ja) | マルチチャネルオ―ディオ信号を再生する方法及び装置 | |
| JPH089499A (ja) | 音響再生回路 | |
| US4034158A (en) | Quadraphonic passive four-channel decoder | |
| JPS6322800Y2 (ja) | ||
| JPH01900A (ja) | 音場制御回路 | |
| JPH0727760Y2 (ja) | サラウンド回路 | |
| JPS6322799Y2 (ja) | ||
| JPS61219300A (ja) | 多次元立体音場再生装置 | |
| JPH03108900A (ja) | 音声再生装置 | |
| JPH0650868Y2 (ja) | ステレオモノラル再生装置 | |
| JPH084798Y2 (ja) | オーディオ装置 | |
| JPH0119519Y2 (ja) | ||
| JPH0117919Y2 (ja) | ||
| JPS63107300A (ja) | ヘツドホン受聴システム |