JPH039342Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は混成集積回路装置に関し、特に広い領
域にわたつて多くの回路素子が設置される回路基
板を、機能的に分割し、さらにそれぞれの回路基
板に配置した接続端子間を電気的に接続する機構
に関するものである。

従来の混成集積回路装置、例えばフアクシミリ
装置の記録部に使用される感熱記録ヘツドは、高
密度に配線された発熱抵抗体を選択的にパルス通
電をして発熱させ駆動する。記録紙がA4判、B4
判等と大きな寸法に一対一に対応させるため、必
然的に大面積基板で構成され、発熱抵抗体の抵抗
値分布をはじめ、各機能素子は基板上全域にわた
り均一で、かつ無欠陥微細配線の実現が要求され
る。

第１図は従来の感熱記録ヘツドの一例を示す断
面概略図である。表面にガラス層２を設けたセラ
ミツク基板１上に、例えば１mm当り８本の配線密
度をもつ発熱抵抗体アレイ部３と、この発熱抵抗
体アレイ部３を動作させるための駆動回路部４と
が一体化されている。セラミツク基板１の寸法は
例えばA4判の記録を行なう場合に、幅50mm、長
さ250mm程度になる。まずセラミツク基板１上に、
発熱抵抗体アレイ部３をスパツタ蒸着等によつて
膜形成した後、フオトエツチによつてそれぞれを
分離した高密度配線を作成する。次に駆動用IC
４を固着し、その電極と高密度配線５とをリード
線６をボンデイングし基本構造を完成させる。な
お、駆動用IC４には発熱抵抗体の数と密度に対
応した電極数が存在することになり、約2000個の
素子数規模となる。したがつて駆動用IC４のチ
ツプの数は集積度によつて異なるが、約50個の多
くのICが基板上に実装されることになる。この
ように多くの回路素子が大面積の一枚基板上に構
成されるが当然高密度配線５相互間は確実に分離
し、充分な絶縁性を持たせておく必要があり、同
時に断線もあつてはならない。

ところがセラミツク基板１上には、駆動回路部
発熱抵抗体アレイ部３それぞれが全域にわたつて
高密度に配線されているため、とかく断線や短絡
の欠陥部分が発生し易く、これによつて記録抜け
が出たり分解能を劣化させる記録特性を悪くする
問題があつた。また、このような欠陥を無くすた
めに厳密な検査を長時間繰り返し、無欠陥である
ことの確認を必要とし、基板１上の唯一ケ所に欠
陥があつても実用できないので経済性に問題があ
つた。

この他駆動用IC４を実装する場合、ダイボン
ド、ワイヤボンドを行なうが、この時の基板温度
が数100℃以上にもなり、この工程の前に形成し
ておく発熱抵抗体部に新たな欠陥を発生させる要
因にもなつていた。

本考案の目的は、上記欠点を除去し、経済性、
信頼性に優れ、感熱記録ヘツドに限らず実用に供
しうるようにした混成集積回路装置を提供するこ
とにある。

本考案によれば、主平面上に回路素子群が形成
された複数の回路基板から構成される混成集積回
路装置において、少なくとも２個の前記回路基板
の前記回路素子群の接続端子部上に、平板状絶縁
体の表面にそれぞれが分離絶縁された複数個の導
体膜を形成してなる接続具が１個以上圧接して設
置され、前記接続端子相互間を接続し、且つ、前
記複数個の導体膜配線間隔Noと、前記回路素子
群の接続端子配線間隔Ｎとの関係がＮ＝2n・No
（ｎ＝１以上の実数）にあることを特徴とする混
成集積回路装置が得られる。

本考案により、前記のように構成される混成集
積回路装置は、回路基板を各機能素子群毎に分割
している。したがつて、各回路基板毎に独自に最
適な条件で製作できるため、それぞれが高性能で
高信頼の混成集積回路基板を実現することができ
る。また微細配線パターンを検査する場合でも小
さく分割されているために面積的に有利となり容
易に良否の判定ができるようになる。この結果、
完全に無欠陥の機能素子群を容易に製作でき、そ
れぞれを接続だけでなく、容易にシステム化混成
集積回路装置が得られる。とくにフアクシミリ装
置の感熱記録ヘツド密着形読取デバイス等のよう
に、大判化された基板を用いる場合には、各機能
素子毎に分割し、できるだけ基板寸法を小さくし
た方が各種膜形成装置への収容枚数が増加し、量
産性に適するようにもなる。

本考案の実施例について図面を用いて説明す
る。第２図は本考案の一実施例を示す感熱記録ヘ
ツドの断面概略図である。長さ250mm程のアルミ
ナセラミツク基板２１の上にガラスよりなる蓄熱
層２２Taを主成分とする薄膜抵抗体２３、Alよ
りなる共通電極２５、１mm当り８本で前記薄膜抵
抗体２３と同一の配線密度をもつ約2000個の分離
された個別電極２６、感熱紙の摺動による摩耗か
ら前記発熱体２３を保護する耐摩耗層２７の基本
構成からなる発熱抵抗体部と、他のセラミツク基
板３１の上に、前記個別電極２６と同一配線密度
と配線数で直線的に配列された接続端子３６と、
外部接続端子３７とを形成し、さらに駆動用IC
２４を実装し、そのICの端子からボンデイング
線２８によつて基板上配線電極と接続している駆
動回路部との２つの機能部分に基板は分割されて
いる。そして前記アルミナセラミツク基板２１上
の個別電極２６と前記他のセラミツク基板３１の
接続端子３６は互いに相対して配置され、接続具
３８を介在させ、これにそれぞれを圧接し接続し
ている。第３図には本実施例に用いた接続具を具
体的に示している。長さ250mm程の平板状アルミ
ナセラミツク板４１上に導体膜を被着形成し、前
記個別電極２６、接続端子３６等より２倍以上の
配線密度としたリード電極４８にパターン化され
ている。このリード電極４８は、Au，Cu，Al，
Ag等を主成分とした薄膜、厚膜材料の通常電極
材料として使用されているものであり、均一な膜
厚に形成されている。このような構造の感熱記録
ヘツドは、発熱抵抗体部の基板は、熱レスポンス
向上のため熱伝導の良いアルミナセラミツク基板
であることが望ましいが、駆動回路部の基板は熱
伝導性である必要はない。ガラス薄膜はむしろ不
要で、このガラス薄膜があるため微細配線の密着
性が悪くなり、後工程のワイヤボンドの時の導体
膜のはがれが無くなり、また駆動用ICをタイボ
ンドしてリード線を高温下でボンデイングするよ
うな時でも最適な製造条件で作業が可能となる。
従来のように一枚基板上に全素子を形成する場合
には駆動用ICの実装時の高温環境下に於ける発
熱抵抗体の劣化耐摩耗層へのクラツク等の発生が
皆無となる。また駆動回路部基板に多層配線が必
要な場合でも例えば厚膜配線技術を用い安価にし
かも安定に製作できるようになる。一方発熱抵抗
体部基板は、一体化した従来基板の1/2〜1/3程の
大きさとなり、膜形成時に製造装置への同時収容
数の増加、欠陥素子および配線不良の検査工数の
減少によつて量産性に適した構造にできる。

なお、上記した実施例においては感熱記録ヘツ
ドに限定したために使用した基板材料をアルミナ
セラミツクとしたが、これはあくまで本考案の要
旨を説明するための構成にすぎず、実際の使用に
際してはそれぞれの使用目的に合致した絶縁材で
良く、また接続具に用いた平板状アルミナセラミ
ツク板４１は、ガラス板あるいは高分子樹脂等か
らなるものでも良い。または、これらを貼り合わ
せたようなものでも良い。導体４８の配線密度は
本実施例においては各機能素子が形成された基板
上の導体あるいは接続端子の配線密度は２倍以上
なので、とくに各基板と圧接する際に位置合せを
必要とせず任意の位置に配置しても電気的接続が
可能となる有利さも発生する。また、前記接続具
導体上には半田のような低融点金属膜を被着せし
め、加熱することによつてより強固な接続を実現
することができる。

以上詳述したように、本考案によれば個々の機
能回路素子群を最適条件下で製作できるようにな
るため総合的に製作が容易でかつ経済的となり信
頼性の高い動作を確保できる混成集積回路装置を
提供できる。

【図面の簡単な説明】

第１図は従来の混成集積回路の一例を示す感熱
記録ヘツドの断面概略図、第２図は本考案の一実
施例を示す断面概略図、第３図は前記本考案実施
例の部分詳細図である。 図において、１，２１，３１，４１……アルミ
ナセラミツク基板、２，２２……グレイズ層、３
……発熱抵抗体部、４，２４……駆動用IC、５，
２６……個別電極、６，２８……ボンデイング
線、２３……発熱抵抗体、２５……共通電極、２
７……耐摩耗層、３６……接続端子、３７……外
部接続端子、３８……接続具、４８……リード電
極である。

Claims (1)

【実用新案登録請求の範囲】
1. 主平面上に回路素子群が形成された複数の回路
   基板から構成される混成集積回路において、少な
   くとも２個の前記回路基板の前記回路素子群の接
   続端子部上に、平板状絶縁体の表面に、それぞれ
   が分離絶縁された複数個の導体膜を形成してなる
   接続具が１個以上設置され、前記接続端子相互間
   を接続し、且つ前記複数個の導体膜配線間隔No
   と、前記回路素子群の接続端子配線間隔Ｎとの関
   係が、Ｎ＝2n・No（ｎ＝１以上の実数）にあるこ
   とを特徴とする混成集積回路。