JPH0391334A - Ａｉｓ送出回路 - Google Patents
Ａｉｓ送出回路Info
- Publication number
- JPH0391334A JPH0391334A JP22754389A JP22754389A JPH0391334A JP H0391334 A JPH0391334 A JP H0391334A JP 22754389 A JP22754389 A JP 22754389A JP 22754389 A JP22754389 A JP 22754389A JP H0391334 A JPH0391334 A JP H0391334A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input signal
- selector
- ais
- extracted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title abstract description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、非同期のディジタル多重化装置に用いられる
ＰＣＭ （パルス符号変調）受信回路に関し、特に入力
信号断時のＡＩＳ （Ａｌａｒｍ Ｉｎｄｉｃａｔｉｏ
ｎＳｉｇｎａｌ ）の送出方式に関するものである。
ＰＣＭ （パルス符号変調）受信回路に関し、特に入力
信号断時のＡＩＳ （Ａｌａｒｍ Ｉｎｄｉｃａｔｉｏ
ｎＳｉｇｎａｌ ）の送出方式に関するものである。
１−
〔従来の技術〕
従来のＡＩＳの送出回路を第２図に示して説明する。第
２図において、２はバッファメモリ、３は選択器、４は
オア回路、５は固定スタッフ発生回路である。非同期の
入力信号１０２は、当該入力信号から抽出されたクロッ
ク１０３を書き込みクロックとしてバッファメモリ２に
書き込まれ、その抽出クロック１０３と読み出しクロッ
ク１０５との位相差によｐスタッフデマンド（Ｓｔｕｆ
ｆ Ｄｅｍａｎｄ） １０６を発生させるが、入力信号
断時には、抽出クロック１０３がなく、スタッフデマン
ド１０６を発生させることができなくなるため、固定ス
タッフ発生回路５で発生させた固定スタッフ１１０を入
力信号断情報１０１によシ選択器３にて選択することに
よシ、ＡＩＳ送出のクロックを発生させるものと々って
いた。
２図において、２はバッファメモリ、３は選択器、４は
オア回路、５は固定スタッフ発生回路である。非同期の
入力信号１０２は、当該入力信号から抽出されたクロッ
ク１０３を書き込みクロックとしてバッファメモリ２に
書き込まれ、その抽出クロック１０３と読み出しクロッ
ク１０５との位相差によｐスタッフデマンド（Ｓｔｕｆ
ｆ Ｄｅｍａｎｄ） １０６を発生させるが、入力信号
断時には、抽出クロック１０３がなく、スタッフデマン
ド１０６を発生させることができなくなるため、固定ス
タッフ発生回路５で発生させた固定スタッフ１１０を入
力信号断情報１０１によシ選択器３にて選択することに
よシ、ＡＩＳ送出のクロックを発生させるものと々って
いた。
しかし、従来のＡＩＳ送出回路では、入力信号断時にＡ
ＩＳを送出するクロックを発生させるために固定スタッ
フを発生させる回路を設けなければならないという問題
がある。
ＩＳを送出するクロックを発生させるために固定スタッ
フを発生させる回路を設けなければならないという問題
がある。
２
〔課題を解決するための手段〕
このような問題を解決するために、本発明のＡＩＳ送出
回路は、非同期のディジタル多重化装置の低次群側にお
いて、受信側で抽出したクロックと送信側のクロックと
を選択する選択器と、該選択器で選択されたクロックを
書き込みクロックとして入力信号を書き込むとともに、
その書き込みクロックと読み出しクロックとの位相差に
よシスタッフデマンドを発生させるバッファメモリ部を
具備し、受信側の入力信号断時にＡＩＳを送出する場合
に前記送信側のクロックを選択することによシ、ＡＩＳ
の送出を行なうようにしたものである。
回路は、非同期のディジタル多重化装置の低次群側にお
いて、受信側で抽出したクロックと送信側のクロックと
を選択する選択器と、該選択器で選択されたクロックを
書き込みクロックとして入力信号を書き込むとともに、
その書き込みクロックと読み出しクロックとの位相差に
よシスタッフデマンドを発生させるバッファメモリ部を
具備し、受信側の入力信号断時にＡＩＳを送出する場合
に前記送信側のクロックを選択することによシ、ＡＩＳ
の送出を行なうようにしたものである。
〔作用〕
したがって、本発明においては、低次群の受信側への入
力信号の有無によって、入力信号から抽出されたクロッ
クか、送信側のクロックかを選択器で選択することによ
シ、入力信号断時のＡＩＳ送出のクロックを、固定スタ
ッフ発生回路を用いることなく発生させることができる
。
力信号の有無によって、入力信号から抽出されたクロッ
クか、送信側のクロックかを選択器で選択することによ
シ、入力信号断時のＡＩＳ送出のクロックを、固定スタ
ッフ発生回路を用いることなく発生させることができる
。
次に、本発明について図面を参照して説明する。
第１図は本発明によるＡＩＳ送出回路の一実施例を示す
ブロックである。図において、１はディジタル多重化装
置の低次群送信側にあるＰＬＬ （Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）、２は従来と同様のバッファメモリ
、３は非同期の入力信号１０２から抽出されたクロック
１０３とＰＬＬ１の出力クロック１０８とを入力信号断
情報１０１によシ選択する選択器であシ、この選択器３
で選択されたクロックが書き込みクロック１０９として
バッファメモリ２に入力されている。４はバッファメモ
リ２からのスタッフデマンド１０６と高次群側の１／４
周期クロック１０７が入力されるオア回路であり１その
オア出力が読み出しクロック１０５としてバックアメモ
リ２に入力されている。なお図中、同一符号は同一また
は相当部分を示すものであジ、１０４はバッファメモリ
２から読み出される同期化された信号を示す。
ブロックである。図において、１はディジタル多重化装
置の低次群送信側にあるＰＬＬ （Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）、２は従来と同様のバッファメモリ
、３は非同期の入力信号１０２から抽出されたクロック
１０３とＰＬＬ１の出力クロック１０８とを入力信号断
情報１０１によシ選択する選択器であシ、この選択器３
で選択されたクロックが書き込みクロック１０９として
バッファメモリ２に入力されている。４はバッファメモ
リ２からのスタッフデマンド１０６と高次群側の１／４
周期クロック１０７が入力されるオア回路であり１その
オア出力が読み出しクロック１０５としてバックアメモ
リ２に入力されている。なお図中、同一符号は同一また
は相当部分を示すものであジ、１０４はバッファメモリ
２から読み出される同期化された信号を示す。
このように構成されたＡＩＳ送出回路によると、入力信
号１０２よジ抽出されたクロック１０３は、低次群の送
信側にあるＰＬＬ１の出力クロック１０８とともに選択
器３に入力され、入力信号断情報１０１で選択器３を制
御する。従って、受信側の入力信号がない場合には、Ｐ
ＬＬ１の出力クロック１０８をパックアメモリ２への書
き込みクロック１０９として選択することにより１人力
信号がある場合と同じように、書き込みクロック１０９
と読み出しクロック１０５との間にスタッフデマンド１
０６を発生されることができる。そのため、入力信号断
時のＡＩＳ送出のクロックを、固定スタッフ発生回路を
用いることなく発生させることができる。
号１０２よジ抽出されたクロック１０３は、低次群の送
信側にあるＰＬＬ１の出力クロック１０８とともに選択
器３に入力され、入力信号断情報１０１で選択器３を制
御する。従って、受信側の入力信号がない場合には、Ｐ
ＬＬ１の出力クロック１０８をパックアメモリ２への書
き込みクロック１０９として選択することにより１人力
信号がある場合と同じように、書き込みクロック１０９
と読み出しクロック１０５との間にスタッフデマンド１
０６を発生されることができる。そのため、入力信号断
時のＡＩＳ送出のクロックを、固定スタッフ発生回路を
用いることなく発生させることができる。
以上説明したように本発明は、非同期のディジタル多重
化装置の低次群の受信側において、入力信号から抽出さ
れたクロックと送信側のクロックとを入力信号断情報に
よシ制御される選択器に入力し、入力信号断時には送信
側のクロックを選択することにより１固定スタッフ発生
回路を用いることなく、スタッフデマンドを発生させ、
ＡＩＳ送出のためのクロックを発生できる効果がある。
化装置の低次群の受信側において、入力信号から抽出さ
れたクロックと送信側のクロックとを入力信号断情報に
よシ制御される選択器に入力し、入力信号断時には送信
側のクロックを選択することにより１固定スタッフ発生
回路を用いることなく、スタッフデマンドを発生させ、
ＡＩＳ送出のためのクロックを発生できる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来のＡＩＳ送出回路の一例を示すブロック図である。 １・・・・ＰＬＬ、 ２・・・・バッファメモリ、３・
・・・選択器、４・・・・オア回路。
従来のＡＩＳ送出回路の一例を示すブロック図である。 １・・・・ＰＬＬ、 ２・・・・バッファメモリ、３・
・・・選択器、４・・・・オア回路。
Claims (1)
- 非同期のディジタル多重化装置の低次群側において、受
信側で抽出したクロックと送信側のクロックとを選択す
る選択器と、該選択器で選択されたクロックを書き込み
クロックとして入力信号を書き込むとともに、その書き
込みクロックと読み出しクロックとの位相差によりスタ
ッフデマンドを発生させるバッファメモリ部を具備し、
受信側の入力信号断時にＡＩＳを送出する場合に前記送
信側のクロックを選択することにより、ＡＩＳの送出を
行なうことを特徴とするＡＩＳ送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22754389A JPH0391334A (ja) | 1989-09-04 | 1989-09-04 | Ａｉｓ送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22754389A JPH0391334A (ja) | 1989-09-04 | 1989-09-04 | Ａｉｓ送出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0391334A true JPH0391334A (ja) | 1991-04-16 |
Family
ID=16862550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22754389A Pending JPH0391334A (ja) | 1989-09-04 | 1989-09-04 | Ａｉｓ送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0391334A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179802A (ja) * | 2005-12-27 | 2007-07-12 | Akio Tsujimoto | Ａｃアダプタ |
-
1989
- 1989-09-04 JP JP22754389A patent/JPH0391334A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179802A (ja) * | 2005-12-27 | 2007-07-12 | Akio Tsujimoto | Ａｃアダプタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02226926A (ja) | 多重チャネルｐｃｍタイプのリング上にｈｄｌｃフレームを伝送するためのシステム | |
| JPH0391334A (ja) | Ａｉｓ送出回路 | |
| US5481215A (en) | Coherent multiplexer controller | |
| JPS6040749B2 (ja) | シリアル伝送装置 | |
| JPH03258043A (ja) | Ａｉｓ送出装置 | |
| KR960027652A (ko) | 분기 결합 제어장치 | |
| JPH01260958A (ja) | 光中継装置 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JP2697358B2 (ja) | 警報転送方式 | |
| JP3070546B2 (ja) | 警報転送回路 | |
| JP2736685B2 (ja) | 無線装置のｄｓｃインタフェース | |
| JPS63169150A (ja) | デ−タ送信回路 | |
| JP2723828B2 (ja) | 二信号形式混合データ送信回路 | |
| JPH0718194Y2 (ja) | データ送受信装置 | |
| JP2776133B2 (ja) | 送端切替方式 | |
| JP2672737B2 (ja) | マルチフレーム同期回路の制御方法 | |
| JP2000092017A (ja) | Ａｉｓ送出装置及びそれに用いるペイロード活用方法 | |
| JPH0117298B2 (ja) | ||
| JP2002152783A (ja) | 加入者回路 | |
| JPH01309430A (ja) | データ時分割多重化回路 | |
| JPH05344107A (ja) | 制御信号識別ディジタル多重化装置 | |
| JPH0556016A (ja) | フレーム同期時分割多重通信システム | |
| JPS63142929A (ja) | スタツフ同期制御方法 | |
| JPH0774756A (ja) | Ａｔｍ通信システムにおける送信データの現用予備両系バイト位相合せ装置 | |
| JPH03258046A (ja) | Ａｉｓ送出回路 |