JPH0391194A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0391194A JPH0391194A JP1227368A JP22736889A JPH0391194A JP H0391194 A JPH0391194 A JP H0391194A JP 1227368 A JP1227368 A JP 1227368A JP 22736889 A JP22736889 A JP 22736889A JP H0391194 A JPH0391194 A JP H0391194A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- memory package
- package
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000000034 method Methods 0.000 abstract description 4
- 238000007599 discharging Methods 0.000 abstract description 3
- 230000005856 abnormality Effects 0.000 abstract 1
- 238000013500 data storage Methods 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 102100040489 DNA damage-regulated autophagy modulator protein 2 Human genes 0.000 description 1
- 101000968012 Homo sapiens DNA damage-regulated autophagy modulator protein 2 Proteins 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体記憶装置におけるメモリ内に記憶され
たデータの不揮発化を可能とするデータバックアップ方
式に関する。
たデータの不揮発化を可能とするデータバックアップ方
式に関する。
ＩＣメモリ内におけるデータの揮発性に対する対策の一
つであるデータバックアップに対するバッテリの放電能
力低下を検出する回路に詳しく述べられている。
つであるデータバックアップに対するバッテリの放電能
力低下を検出する回路に詳しく述べられている。
また、従来ＩＣメモリに記憶されているデータのバック
アップを行う場合、磁気ディスク等の不揮発性メモリに
ＩＣメモリの全データを記録している。
アップを行う場合、磁気ディスク等の不揮発性メモリに
ＩＣメモリの全データを記録している。
上記従来技術は、直流電源の出力電圧異常又は、ＡＣ電
源遮断時には、バッテリよりプラッタに給電を行ないメ
モリのバックアップを行ない、その間に内蔵ディスク等
にデータを退避（アンロード）させメモリの不揮発化を
行なっている。アンロード終了後は、プラッタへの給電
を切る為、メモリパッケージにはデータは保持されない
、その為、同じデータの処理を他の装置で行う場合、デ
ータを退避させた内蔵ディスクを移さなければならない
という問題がある。
源遮断時には、バッテリよりプラッタに給電を行ないメ
モリのバックアップを行ない、その間に内蔵ディスク等
にデータを退避（アンロード）させメモリの不揮発化を
行なっている。アンロード終了後は、プラッタへの給電
を切る為、メモリパッケージにはデータは保持されない
、その為、同じデータの処理を他の装置で行う場合、デ
ータを退避させた内蔵ディスクを移さなければならない
という問題がある。
本発明の目的は、メモリパッケージ単位でデータを保持
する半導体記憶装置を提供することにある。
する半導体記憶装置を提供することにある。
本発明は、形状の大きいバッテリの代わりに形状の小さ
いバッテリを用い、このバッテリをメモリパッケージに
実装し、バッテリの出力を直接パッケージ内のメモリに
供給し、メモリに記憶されているデータを保持する。
いバッテリを用い、このバッテリをメモリパッケージに
実装し、バッテリの出力を直接パッケージ内のメモリに
供給し、メモリに記憶されているデータを保持する。
また、バッテリの他にＤＲＡＭのリフレッシュ回路も実
装することでパッケージ単位にＤＲＡＭのリフレッシュ
を行ない、メモリパッケージ単位での不揮発化を可能に
する。
装することでパッケージ単位にＤＲＡＭのリフレッシュ
を行ない、メモリパッケージ単位での不揮発化を可能に
する。
メモリパッケージに実装したバッテリは、通常。
Ａｃｔ源供給時には充電を行なっているが、直流電源の
出力電圧異常又は、Ａｃｔ源遮断時には放電を開始し、
メモリパッケージ毎に、記憶されているデータを保持す
る。
出力電圧異常又は、Ａｃｔ源遮断時には放電を開始し、
メモリパッケージ毎に、記憶されているデータを保持す
る。
すなわち、ＤＲＡＭのリフレッシュ回路をメモリパッケ
ージに内蔵している為、メモリパッケージ単位に不揮発
化を行ない、データの消失はない。
ージに内蔵している為、メモリパッケージ単位に不揮発
化を行ない、データの消失はない。
その為、メモリパッケージを装置から外してもデータの
消失はなく、他の装置にメモリパッケージをデータ保持
したまま移すことができ、他の装置でのデータ処理を簡
単に行なうことができる。
消失はなく、他の装置にメモリパッケージをデータ保持
したまま移すことができ、他の装置でのデータ処理を簡
単に行なうことができる。
以下、本発明の一実施例を第１図により詳細に説明する
。
。
第１図は、半導体記憶装置のメモリパッケージの概略機
能ブロック図を示す、プラッタ（以下Ｐ／Ｌ）からの電
源による動作時（Ａ点電圧〉Ｂ点電圧）には、ダイオー
ドＤ１を通し電流がＤＲＡＭ２に供給される。また、充
電回路３を介し、ダイオードＤ２を通してバッテリ４に
充電する。Ｐ／Ｌからの電源電圧が低下し、バッテリ４
の電圧より低くなるとバッテリ４よりダイオードＤ３を
通して負荷のＤＲＡＭ２及びリフレッシュ回路５へ給電
を行ないバックアップする。これにより、ＤＲＡＭ２は
リフレッシュ回路５によりリフレッシュを行ない、デー
タを保持することができる。リフレッシュ回路５は、Ｐ
／Ｌからの電源電圧（Ａ点）とバッテリ４の電圧（Ｂ点
）とを比較器６により比較し、Ａ点電圧くＢ点電圧にな
った時に働かせる。このようにデータは、メモリパッケ
ージ１枚毎に不揮発化され、データの消失はない。
能ブロック図を示す、プラッタ（以下Ｐ／Ｌ）からの電
源による動作時（Ａ点電圧〉Ｂ点電圧）には、ダイオー
ドＤ１を通し電流がＤＲＡＭ２に供給される。また、充
電回路３を介し、ダイオードＤ２を通してバッテリ４に
充電する。Ｐ／Ｌからの電源電圧が低下し、バッテリ４
の電圧より低くなるとバッテリ４よりダイオードＤ３を
通して負荷のＤＲＡＭ２及びリフレッシュ回路５へ給電
を行ないバックアップする。これにより、ＤＲＡＭ２は
リフレッシュ回路５によりリフレッシュを行ない、デー
タを保持することができる。リフレッシュ回路５は、Ｐ
／Ｌからの電源電圧（Ａ点）とバッテリ４の電圧（Ｂ点
）とを比較器６により比較し、Ａ点電圧くＢ点電圧にな
った時に働かせる。このようにデータは、メモリパッケ
ージ１枚毎に不揮発化され、データの消失はない。
本実施例によれば、メモリパッケージ１の揮発性メモリ
素子のＤＲＡＭ２は、ＡＣ電源遮断等によるＰ／Ｌから
の電源電圧低下時（Ａ点電圧くＢ点電圧）において、メ
モリパッケージ１に実装したバッテリ４及びリフレッシ
ュ回路５によりバックアップを行なう為、ＤＲＡＭ２に
書き込まれたデータは保持される。また、各メモリパッ
ケージ１にバッテリ４及びリフレッシュ回路５を実装し
ている為、メモリパッケージ１単位に不揮発化され、メ
モリパッケージｌを装置から取り外してもデータの消失
はなくデータを保持する。
素子のＤＲＡＭ２は、ＡＣ電源遮断等によるＰ／Ｌから
の電源電圧低下時（Ａ点電圧くＢ点電圧）において、メ
モリパッケージ１に実装したバッテリ４及びリフレッシ
ュ回路５によりバックアップを行なう為、ＤＲＡＭ２に
書き込まれたデータは保持される。また、各メモリパッ
ケージ１にバッテリ４及びリフレッシュ回路５を実装し
ている為、メモリパッケージ１単位に不揮発化され、メ
モリパッケージｌを装置から取り外してもデータの消失
はなくデータを保持する。
本発明によれば、メモリのバックアップ用バッテリをメ
モリパッケージに実装し、且つ、ＤＲＡＭのリフレッシ
ュ回路もメモリパッケージに実装することにより、メモ
リパッケージ単位での不揮発化を可能とし、装置よりメ
モリパッケージを取り外してもデータの消失は、なく保
持される。この為、複数の装置の間で、データを保持し
たままのメモリパッケージを入れ替えることが出来、他
の装置においても同じデータの処理を可能とするという
効果がある。
モリパッケージに実装し、且つ、ＤＲＡＭのリフレッシ
ュ回路もメモリパッケージに実装することにより、メモ
リパッケージ単位での不揮発化を可能とし、装置よりメ
モリパッケージを取り外してもデータの消失は、なく保
持される。この為、複数の装置の間で、データを保持し
たままのメモリパッケージを入れ替えることが出来、他
の装置においても同じデータの処理を可能とするという
効果がある。
第１図は１本発明の一実施例である半導体記憶装置のメ
モリパッケージの概略機能ブロック図である。 １・・・メモリパッケージ、 ２・・・ＤＲＡＭ。 ３・・・充電回路。 ４・・・バッテリ。 ５・・・リフレッシュ回路、 ６・・・比較器、 Ｄｌ・Ｄ２・Ｄ３・・・ダイオード。
モリパッケージの概略機能ブロック図である。 １・・・メモリパッケージ、 ２・・・ＤＲＡＭ。 ３・・・充電回路。 ４・・・バッテリ。 ５・・・リフレッシュ回路、 ６・・・比較器、 Ｄｌ・Ｄ２・Ｄ３・・・ダイオード。
Claims (1)
- １、データを記録するための複数のメモリパッケージを
備えた半導体記憶装置において、バッテリ及び、メモリ
のリフレッシュ回路を前記メモリパッケージ毎に実装し
、前記メモリパッケージ単位に前記メモリの不揮発化を
行なうことを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1227368A JPH0391194A (ja) | 1989-09-04 | 1989-09-04 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1227368A JPH0391194A (ja) | 1989-09-04 | 1989-09-04 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0391194A true JPH0391194A (ja) | 1991-04-16 |
Family
ID=16859709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1227368A Pending JPH0391194A (ja) | 1989-09-04 | 1989-09-04 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0391194A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475645A (en) * | 1993-05-27 | 1995-12-12 | Seiko Epson Corporation | Memory module using dram and method of refreshing the memory module |
| KR100884157B1 (ko) * | 2001-06-20 | 2009-02-17 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
-
1989
- 1989-09-04 JP JP1227368A patent/JPH0391194A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475645A (en) * | 1993-05-27 | 1995-12-12 | Seiko Epson Corporation | Memory module using dram and method of refreshing the memory module |
| KR100884157B1 (ko) * | 2001-06-20 | 2009-02-17 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7698586B2 (en) | System and apparatus for allowing data of a module in power saving mode to remain accessible | |
| US7725653B2 (en) | Method for enabling a memory as a function of estimated power source capacity | |
| JP3477689B2 (ja) | 磁気ディスク制御装置 | |
| JP2018161013A (ja) | メモリシステム、及びメモリシステムの制御方法 | |
| US7237133B2 (en) | Power supply control circuit for memories, method thereof and apparatus equipped with memories | |
| JPH0391194A (ja) | 半導体記憶装置 | |
| CN107918569B (zh) | 监测rtc芯片掉电、晶振停振的方法和装置 | |
| JPS6377335A (ja) | バツクアツプ電源装置 | |
| JPH0442496A (ja) | 不揮発性ｒａｍ | |
| US6163846A (en) | Method and circuit for backing up memory and calender | |
| EP4202686A1 (en) | Terminal device | |
| JPH0728572A (ja) | 停電時自動データ保存装置 | |
| JPH0219911A (ja) | 半導体デイスク装置 | |
| US10705149B2 (en) | Voltage drop detection through data corruption detection | |
| CN118247864A (zh) | 数据记录的方法、数据记录系统、车辆和计算机程序产品 | |
| JPH04157548A (ja) | 情報記憶装置 | |
| JPS60245012A (ja) | Ｃｐｕおよびメモリのバツクアツプ電源回路 | |
| JPS5819792A (ja) | 半導体フアイルメモリ | |
| JP2597552B2 (ja) | 電子交換機の電源バツクアツプ方式 | |
| JPH04289582A (ja) | 半導体記憶装置 | |
| JPH0513703A (ja) | 半導体記憶装置 | |
| JPH0489295A (ja) | Ｉｃカード | |
| JPS59139420A (ja) | 停電時刻記録方式 | |
| JPH05225776A (ja) | ダイナミック型半導体記憶装置 | |
| JPH04192191A (ja) | Ｓｒａｍメモリバックアップ回路 |