JPH0387790A - Synchronous switching circuit - Google Patents
Synchronous switching circuitInfo
- Publication number
- JPH0387790A JPH0387790A JP1226059A JP22605989A JPH0387790A JP H0387790 A JPH0387790 A JP H0387790A JP 1226059 A JP1226059 A JP 1226059A JP 22605989 A JP22605989 A JP 22605989A JP H0387790 A JPH0387790 A JP H0387790A
- Authority
- JP
- Japan
- Prior art keywords
- external
- display controller
- synchronism
- synchronization
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 11
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は同期切替回路に関し、特に表示を制御する表示
コントローラにおいて、前記表示コントローラの制御を
、外部から入力される同期信号によって制御するか、ま
たは、表示コントローラ自体から発生される同期信号に
よって制御するかを切替える同期切替回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a synchronous switching circuit, and particularly to a display controller that controls a display, in which the display controller is controlled by a synchronous signal input from an external source, or Alternatively, the present invention relates to a synchronization switching circuit that switches control based on a synchronization signal generated from the display controller itself.
従来、この種の同期切替回路に対応する切替機能として
は、所定の回路基盤上においてジャンパー線またはショ
ート・ビン等による配線変更によって行うか、または、
表示コントローラにおける１１１１Ｍプログラムの変更
により行っているのが一般である。Conventionally, the switching function for this type of synchronous switching circuit has been performed by changing the wiring using jumper wires or short bins on a predetermined circuit board, or by
This is generally done by changing the 1111M program in the display controller.
上述した従来の同期切替回路においては、配線等のハー
ドウェアによる変更またはソフトウェアの変更によって
、表示コントローラにおける表示制御を外部同期による
か内部同期によるかの切替えを行っているため、外部同
期と内部同期の切替えに時間を要し、適時の運用操作に
即応し得ないという欠点がある。In the conventional synchronization switching circuit described above, display control in the display controller is switched between external synchronization and internal synchronization by changing hardware such as wiring or changing software. The drawback is that it takes time to switch over and cannot respond quickly to timely operations.
本発明の同期切替回路は、所定の表示を制御する表示コ
ントローラに対応して、前記表示コントローラを外部同
期信号により制御するか、または内部同期信号により制
御するかを選択して切替える同期切替回路において、前
記外部同期信号用のケーブル接続の有無を検出して、前
記検出の有無に対応して、前記表示コントローラにおけ
る表示制御を、内部同期または外部同期の何れかに切替
えるためのレベル信号を出力する接続検出回路と、前記
接続検出回路から出力されるレベル信号に制御されて、
前記外部同期信号用のケーブルを経由して供給される外
部同期信号を、前記表示コントローラに供給するか否か
を選択するゲート回路と、を偏えて構成される。The synchronous switching circuit of the present invention is a synchronous switching circuit that selectively switches between controlling the display controller using an external synchronous signal or an internal synchronous signal, in accordance with a display controller that controls a predetermined display. , detecting the presence or absence of a cable connection for the external synchronization signal, and outputting a level signal for switching the display control in the display controller to either internal synchronization or external synchronization in response to the presence or absence of the detection. controlled by a connection detection circuit and a level signal output from the connection detection circuit,
and a gate circuit that selects whether or not to supply the external synchronization signal supplied via the external synchronization signal cable to the display controller.
次に、本発明について図面を参照して説明する。第１図
は、本発明の第１の実施例のブロック図である。第１図
に示されるように、本実施例は、表示コントローラ１に
対応して、プルアップ抵抗３およびバッファ４を含む接
続検出回路２と、ゲート回路５，６と、コネクタ（Ａ）
７と、コネクタ（Ｂ） ８と、コネクタ（Ｃ）９と、を
備えて構成される。Next, the present invention will be explained with reference to the drawings. FIG. 1 is a block diagram of a first embodiment of the invention. As shown in FIG. 1, this embodiment includes a connection detection circuit 2 including a pull-up resistor 3 and a buffer 4, gate circuits 5 and 6, and a connector (A) corresponding to a display controller 1.
7, a connector (B) 8, and a connector (C) 9.
第１図において、外部同期信号ｌｏｔ用を含むケーブル
が接続されているコネクタ（Ａ）７が、コネクタ（Ｂ）
８に接続されていない状態においては、電源電圧Ｖ。Ｃ
が供給される接続検出回路２においては、アップル抵抗
３およびバッファ４をいして、その出力レベ、ルはハイ
・レベ、ルとなり、このハイ・レベルの信号は、表示コ
ントロール１およびゲート回路５および６に送られる。In Figure 1, the connector (A) 7 to which the cable including the external synchronization signal lot is connected is connected to the connector (B).
8, the power supply voltage V. C
In the connection detection circuit 2 to which the signal is supplied, the output level becomes high level through the apple resistor 3 and the buffer 4, and this high level signal is transmitted to the display control 1 and the gate circuit 5 and Sent to 6.
表示コントロール１−においては、前記ハイ−レベルの
信号を受けて、表示制御のための同期信号は内部同期に
設定され、表示コントロールの制御は、その内部同期信
号により行われる。また、その内部同期信号は表示コン
トローラ（から出力されて、コネクタ（Ｃ）９を経由し
、信号１０２としてＣＲ，Ｔ等に送られる。他方、ゲー
ト回路５および６においては、前記ハイ・レベルの信号
を受けて、ゲート回路５．６の作用によりゲート・オフ
の状態となり、コネクタ（Ｂ）８に接続される回路と、
ゲート回路５．６の出力側の回路とは遮断される。In the display control 1-, upon receiving the high-level signal, the synchronization signal for display control is set to internal synchronization, and the display control is controlled by the internal synchronization signal. Further, the internal synchronization signal is output from the display controller (and sent to CR, T, etc. as a signal 102 via the connector (C) 9. On the other hand, in the gate circuits 5 and 6, the high level Upon receiving the signal, the gate circuit 5.6 enters a gate-off state and is connected to the connector (B) 8;
It is cut off from the circuit on the output side of the gate circuit 5.6.
次に、外部同期信号１０１用を含むケーブルが接続され
ているコネクタ（Ａ〉７と、コネクタ（Ｂ）８とが結合
接続された状態においては、接続検出回路２におけるプ
ルアップ抵抗３とバッファ４の接続点は、コネクタ（Ａ
）７のビン７−１およびコネクタ（Ｂ）８のビン８−１
が接続されて零電位となるため、接続検出回路２の出力
レベルはロウ・レベルとなる。このロウ・レベルの信号
は、表示コントローラｌおよびゲート回路５．６に送ら
れるが、表示コントローラ■においては、このロウ・レ
ベルの信号入力を受けて、表示制御のための同期信号は
外部同期によるように設定される。Next, when the connector (A) 7 to which the cable including the external synchronization signal 101 is connected and the connector (B) 8 are connected, the pull-up resistor 3 and the buffer 4 in the connection detection circuit 2 are connected. The connection point is the connector (A
) Bin 7-1 of 7 and Bin 8-1 of connector (B) 8
is connected and has a zero potential, so the output level of the connection detection circuit 2 becomes a low level. This low level signal is sent to the display controller 1 and the gate circuit 5.6, but in the display controller 2, upon receiving this low level signal input, the synchronization signal for display control is externally synchronized. It is set as follows.
一方、ゲート回路５および６は、前記ロウ・レベルの信
号人力によりオープンの状態となり、外部同期信号１．
０１は、コネクタ（Ａ）７、コネクタ（Ｂ）８およびゲ
ート回路５．６を介して、表示コントロール１に入力さ
れる。従って、この場合には、表示コントローラ１にお
ける表示制御は、上記の外部同期信号１０１を介して行
われる。On the other hand, the gate circuits 5 and 6 are brought into an open state by the input of the low level signal, and the external synchronization signals 1.
01 is input to the display control 1 via the connector (A) 7, the connector (B) 8 and the gate circuit 5.6. Therefore, in this case, display control in the display controller 1 is performed via the external synchronization signal 101 described above.
次に、本発明の第２の実施例について説明する。第２図
は、本発明の第２の実施例のブロック図である。第２図
に示されるように、本実施例は、表示コントローラ１０
およびホスト・プロセッサ２０に対応して、プルアップ
抵抗１２およびバッファ１３を含む接続検出回路１１と
、ゲート回路１４．１５と、コネクタ（Ａ）１６と、コ
ネクタ（Ｂ）１７と、コネクタ（Ｃ）１ｇと、ボート１
９と、を備えて構成される本実施例の前記第１の実施例
との相違点は、接続検出回路１１から出力される表示コ
ントローラ１．０に対するレベル信号が、直接に表示コ
ンＩ〜ローラＩＯに入力されるのではなく、ホスト−プ
ロセッサ２０からの要求によって選択されるボート１９
およびバス１０５を経由してホスト・プロセッサ２０に
入力され、そのレベル値により、表示コントローラ１０
に対するコマンド等の形で、ホスト・プロセッサ２０に
よる同期信号の選択が行われることである。Next, a second embodiment of the present invention will be described. FIG. 2 is a block diagram of a second embodiment of the invention. As shown in FIG. 2, in this embodiment, the display controller 10
and a connection detection circuit 11 including a pull-up resistor 12 and a buffer 13, a gate circuit 14, 15, a connector (A) 16, a connector (B) 17, and a connector (C) corresponding to the host processor 20. 1g and 1 boat
The difference between this embodiment and the first embodiment is that the level signal for the display controller 1.0 output from the connection detection circuit 11 is directly transmitted to the display controller I to the controller 1.0. Boat 19 selected by request from host-processor 20 rather than input to IO
and is input to the host processor 20 via the bus 105, and depending on the level value, the display controller 10
The selection of the synchronization signal is performed by the host processor 20 in the form of a command or the like.
他の動作については、第１の実施例の場合と同様である
。Other operations are the same as in the first embodiment.
（発明の効果〕
以上、詳細に説明したように、本発明は、外部同期を行
うに当り、外部同期信号に対応するケーブルを接続する
ことにより、自動的に外部同期信号が表示コントローラ
に供給されて外部同期が取られるとともに、他方、前記
ケーブルを接続しない限りにおいては、表示コントロー
ラ自身において発生される同期信号により内部同期がと
られ、内部同期／外部同期の切替に冗長な時間を全く要
しないという効果がある。(Effects of the Invention) As described above in detail, the present invention provides that when performing external synchronization, the external synchronization signal is automatically supplied to the display controller by connecting a cable corresponding to the external synchronization signal. On the other hand, as long as the cable is not connected, internal synchronization is achieved by the synchronization signal generated by the display controller itself, and switching between internal synchronization and external synchronization does not require any redundant time. There is an effect.
第１図および第２図は、それぞれ本発明の第１および第
２の実施例のブロック図である。
図において、１．１０・・・−・・表示コントローラ。
２．１１−・・−・接続検出＠路、３，１２・・・・・
・プルアツア抵抗、４，１３・−・・−・バッファ、５
、６ 、１４．１５・・・・・・ゲート回路、７．Ｉ
６・・・・・・コネクタ（Ａ） 、 ８．１７・・・−
・・コネクタ（Ｂ） 、 ９．１８・・・・・・コネク
タ（Ｃ） 、１．９・・・・・−ボート、２０・・・・
・−ホスト・コンピュータ。1 and 2 are block diagrams of first and second embodiments of the present invention, respectively. In the figure, 1.10...--display controller. 2.11-...Connection detection@ro, 3,12...
・Pull-at-a-resistance, 4, 13...Buffer, 5
, 6 , 14.15... gate circuit, 7. I
6...Connector (A), 8.17...-
...Connector (B), 9.18...Connector (C), 1.9...-Boat, 20...
-Host computer.
Claims (1)
記表示コントローラを外部同期信号により制御するか、
または内部同期信号により制御するかを選択して切替え
る同期切替回路において、前記外部同期信号用のケーブ
ル接続の有無を検出し、前記検出の有無に対応して、前
記表示コントローラにおける表示制御を、内部同期また
は外部同期の何れかに切替えるためのレベル信号を出力
する接続検出回路と、 前記接続検出回路から出力されるレベル信号に制御され
て、前記外部同期信号用のケーブルを経由して供給され
る外部同期信号を、前記表示コントローラに供給するか
否かを選択するゲート回路と、 を備えることを特徴とする同期切替回路。[Claims] Corresponding to a display controller that controls a predetermined display, the display controller is controlled by an external synchronization signal, or
In a synchronization switching circuit that selects and switches whether to perform control using an internal synchronization signal or an internal synchronization signal, the synchronization switching circuit detects the presence or absence of a cable connection for the external synchronization signal, and depending on the presence or absence of the detection, controls the display control in the display controller internally. a connection detection circuit that outputs a level signal for switching to either synchronization or external synchronization; and a connection detection circuit that is controlled by the level signal output from the connection detection circuit and supplied via the cable for the external synchronization signal. A synchronous switching circuit comprising: a gate circuit that selects whether or not to supply an external synchronous signal to the display controller.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1226059A JPH0387790A (en) | 1989-08-30 | 1989-08-30 | Synchronous switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1226059A JPH0387790A (en) | 1989-08-30 | 1989-08-30 | Synchronous switching circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0387790A true JPH0387790A (en) | 1991-04-12 |
Family
ID=16839157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1226059A Pending JPH0387790A (en) | 1989-08-30 | 1989-08-30 | Synchronous switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0387790A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003308063A (en) * | 1995-08-25 | 2003-10-31 | Avocent Redmond Corp | Computer interconnection system |
| USRE44814E1 (en) | 1992-10-23 | 2014-03-18 | Avocent Huntsville Corporation | System and method for remote monitoring and operation of personal computers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064382A (en) * | 1983-09-20 | 1985-04-12 | 富士通株式会社 | Character image display controller |
| JPS6188297A (en) * | 1984-10-08 | 1986-05-06 | ソニー株式会社 | Signal conversion circuit |
-
1989
- 1989-08-30 JP JP1226059A patent/JPH0387790A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064382A (en) * | 1983-09-20 | 1985-04-12 | 富士通株式会社 | Character image display controller |
| JPS6188297A (en) * | 1984-10-08 | 1986-05-06 | ソニー株式会社 | Signal conversion circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE44814E1 (en) | 1992-10-23 | 2014-03-18 | Avocent Huntsville Corporation | System and method for remote monitoring and operation of personal computers |
| JP2003308063A (en) * | 1995-08-25 | 2003-10-31 | Avocent Redmond Corp | Computer interconnection system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63175913A (en) | Clock supplying system | |
| JPH0387790A (en) | Synchronous switching circuit | |
| JP2664777B2 (en) | Function expansion method | |
| JP2737916B2 (en) | Digital signal connection device | |
| JP2000114936A (en) | Digital triangular wave form generation device | |
| JPH06167362A (en) | Master-slave switching type measuring instrument | |
| JPH01116682A (en) | Monitor display device | |
| JP3088407B2 (en) | In-circuit emulator and in-circuit emulation method | |
| KR100487242B1 (en) | Redundant Implement Device | |
| JP2597729B2 (en) | Microcomputer | |
| JP2754700B2 (en) | I / O device | |
| JPH02148931A (en) | Automatic data communication system | |
| JP2708366B2 (en) | Data processing system and auxiliary control device | |
| JPS61160105A (en) | Timing control system | |
| JP2760027B2 (en) | I / O device | |
| JPH0520260A (en) | Serial bus control system | |
| JPH0795282B2 (en) | Duplex microprocessor automatic switching device | |
| JPH04167113A (en) | Information processor | |
| JPH01226065A (en) | Microprocessor system | |
| JPS598026A (en) | Power supply on/off method of system controller | |
| JPH01236345A (en) | Single-chip microcomputer | |
| JPS6275824A (en) | Mode switching control system | |
| JPH01302416A (en) | Computer output data switching device | |
| JPS60186944A (en) | Information processing system | |
| JPH02272667A (en) | Input/output signal processing system |