JPH0386019A - 負荷駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は出力回路を交互に駆動する場合に適する負荷駆
動回路に関する。

従来、２つの負荷を交互に駆動させる回路卵を第５図に
示す。ここで差動アンプ１．抵抗Ｒ，〜Ｒ４１コンデン
サＣ１は自己発振用コンデンサ回路２を示し、差動アン
プ３、抵抗Ｒｓ、Ｒｈは波形整形・インピーダンス変換
回路４を示し、トランジスタＱｌ、抵抗Ｒ１〜Ｒ，はレ
ベル反転回路５を示し、トランジスタＱ２、抵抗ＲＩＯ
〜Ｒ１１は第１の出力回路６を示し、トランジスタＱｚ
　、抵抗Ｒ１□〜Ｒ１３は第２の出力回路７を示し、８
．９は負荷、　Ｖｃｃは電源、　ＧＮＤは接地を示す。

第５図の回路は、自己発振回路２の出力信号を、回路４
で波形整形した後、その出力を、出力回路７に供給する
と共に、レベル反転回路５で逆相にして出力回路６に供
給している。これにより負荷８．９を交互にオン駆動で
きる。

（発明が解決しようとする課題） しかし第５図の回路は、トランジスタＱ、がレベル反転
トランジスタＱ、を介して駆動されるため、そのスイッ
チング時間に遅れが生じ、トランジスタＱ、、Ｑ３が同
時にオンする期間があり、このため電源Ｖｃｃ　、接地
間に過大な電流が流れたり、誤動作が生じたりした。

そこで本発明の目的は、上記問題点をなくすことができ
る負荷駆動回路を提供することにある。

［発明の構成］ （課題を解決するための手段と作用） 本発明は、第１の作動アンプの一方の入力側に、電圧分
圧回路より得られた第１の基準電圧供給部を、前記差動
アンプのもう一方の入力側に、第１の時定数を有するコ
ンデンサ回路を接続し、第１の差動アンプの出力により
第１の負荷駆動用トランジスタのベース回路を駆動させ
、前記トランジスタのコレクタ側より前記コンデンサ回
路、電圧分圧回路への系路に各々帰還抵抗を設け、纂２
の差動アンプの一方の入力側に、前記第１の基準電圧よ
り低い第２の基準電圧供給部、及び第２の時定数を有す
。るコンデンサ回路を接続し、第２の差動アンプのもう
一方の入力側に、前記第１の時定数を有するコンデンサ
回路を接続し、第２の差動アンプの出力により第２の負
荷駆動用トランジスタのベース回路を駆動させてなり、
前記第１゜第２の負荷駆動用トランジスタを交互に導通
するようにしたことを特徴とする負荷駆動回路である。

即ち本発明は、差動アンプ出力による基準電圧のヒステ
リシスと、この電圧間の発振波形比較とで、第１と第２
の負荷駆動用トランジスタのいずれかをスイッチング制
御し、前記ヒステリシス及び波形比較関係が、前記両ト
ランジスタのスイッチング条件範囲外では、これら両ト
ランジスタを共にオフとすることにより、前記両トラン
ジスタが同時オンするのをなくし、また前記両トランジ
スタのオン、オフ期間を選択することにより、モータ等
の負荷に流れる交流電流を制御できるようにしたもので
ある。

（実施例） 第１図は本発明の一実施例の回路図、第２図は同回路の
動作を示すタイ旦ング波形図である。

第１図において、電源Ｖｃｃと接地ＧＮＤ間の抵抗Ｒ２
１〜Ｒ０は、基準電圧ＶＴ□＋　ＶＴＨ２を得る電圧分
圧回路である。抵抗Ｒ２ｔは、抵抗Ｒ□Ｉ　Ｒｚｉに比
較してかなり、抵抗値小でよく、基準電圧シア□。

ｖｔｏｚ間に差を形成する。２１は発振系の差動アンプ
、２２は負荷駆動用トランジスタＱ４．ＱＳが同時オン
するのを防止する回路系の差動アンプ、２３．２４は負
荷である。コンデンサＣ４，抵抗Ｒ７４は遅れ時定数Ｃ
４Ｒｚ４形成用、コンデンサＣＳ、抵抗Ｒ□は発振時定
数Ｃｓ　Ｒｚｓ形成用である。基準電圧ＶＴ）＋１がシ
ア□１とｖ７□１間のヒステリシスが生じるのは、トラ
ンジスタＱ、のスイッチングで、抵抗Ｒ１＆が、抵抗Ｒ
０側に並列になったり、抵抗Ｒ０側に並列になったりす
ることによる。基準電圧ＶＴＨ２が、ＶＴＨ２−Ｈとｖ
ｔＭｚ−Ｌ間ノヒステリシスが生じるのも、ｖＴ□の場
合と同様の理由である。この場合両基準電圧（Ｖｔ□−
Ｈ＋　ｖＴ□１とｖｔｏｚ−ｎ　ｌ　ｖｙｏｚ−ｔ　）
　（Ｄずれは、抵抗Ｒ２ｔがあルコとによる。

第１図の動作は、まず発振動作について考えてみると、
後述の発振電圧ＶＩＮＩが基準電圧ｖＴ□（この場合Ｖ
、□−Ｌ）より低くなって、トランジスタＱ、がオンか
らオフに切り換わった時点では、コンデンサＣ２に充電
はなされていない。この状態では、差動アンプ２１の入
力ＶＩＮＩは基準電圧Ｖｔ□１より低い。このためアン
プ２１の出力Ｖｌｌ＋は′Ｌ”　（底）レベルで、トラ
ンジスタＱ５はオフ（つまり上記ｖ７□はＶア□−８側
にあり〉で、トランジスタＱ、のコレクタは“Ｈ″　（
高）レベルである。従って負荷２４側から抵抗Ｒｚｓを
介して、ｃｓ　ＲＩＳの時定数でコンデンサＣ６に充電
が始まる。この充電電圧が、しばらくしてＶｆ□−Ｈを
こえると、アンプ２１の出力が反転し、ｖｏは“Ｈ”と
なり、トランジスタＱ、がオンで、そのＣ５のコレクタ
は“Ｌ”となる、従って抵抗Ｒ１を介して電圧分圧回路
３１に帰還がかかり、Ｖ、□はｖｙ□−ｔになる（ｖＴ
、ｌｚもＶｙｎｔ−ｃ　ニなル）。上記トランジスタＱ
ｓがオンであることにより、コンデンサＣｓの電圧が抵
抗Ｒ１Ｓを介してＣ５ＲＩＳの時定数で放電される。そ
してコンデンサＣＳの電圧がｖＴ□−１を横切ると、ア
ンプ２１の出力ＶＯＩは“Ｌ”となり、これで最初の状
態にもどる。このようにして発振電圧ｖ１□が得られる
。

次にトランジスタＱａ　、Ｑｓの同時オン防止動作を説
明する。発振電圧ＶＩＮＩがＶｔ□（この場合Ｖｔ＋ｕ
−ｔ　）より低くなり、トランジスタＱ、がオンからオ
フに切り換った時点を考えると、差動アンプ２２の十人
力ｖ＋ｇｚは、Ｃ４Ｒ１４の時定数で立ち上がる。また
発振波形ｖＩ□は上記の動作であるから、この波形とア
ンプ人力ＶＩＮ！はａ点で交わる。するとアンプ２２の
出力ｖ、！が反転して１Ｈ”となり、トランジスタＱ４
がオンする。ここで上記トランジスタＱ、がオフしてＣ
４がオンするまでの時間をｔ、とする、しかして波形ｖ
ｙ＊ｚは速゛く立ち上がり、波形ｖ１□は遅く立ち上が
る。

上記波形Ｌｕｇの電圧は、最終的にｂｏｘ−ｎに落ちつ
く、それからしばらくして発振波形がｂ点を通過すると
、アンプ２２の出力ｖ６２が反転して“Ｌ”となり、ト
ランジスタＱ４はオフとなる。

つまり第２図の時間ｔ２の間はトランジスタＱ、。

Ｑ、は共にオフであるし、これら両トランジスタＱ、、
Ｑ、は上記時間ｔｌでもオフだから、オン動作が重なる
ことはない。

第３図は、第１図の回路を交流モータ負荷４１の駆動回
路に適用したものである。ダイオードＤ　ｒ　−Ｄ　ａ
は、トランジスタＱ４〜Ｑ、のブリッジ回路の負荷が、
インダクタンス負荷であることにより設けたものである
。この回路はアンプ２１の出力が“Ｈ”である時、トラ
ンジスタＱ、がオンし、負荷４１の左側が“Ｌゝとなっ
て、トランジスタＱ６の工４フタ、ベース、抵抗Ｒ，＋
１、トランジスタＱＳのコレクタ、エミッタと電流が流
れることによりトランジスタＱ、がオンし、Ｑ、→負荷
４１→Ｑ、と電流が流れる。またアンプ２１の出力が“
Ｌ”の時、トランジスタＱｓがオフで、そのコレクタ側
が“Ｈ”となり、トランジスタＱ、がオフとなる。トラ
ンジスタＱ４がオンの時、同様の原理で電流を、Ｑ、−
負荷４ｌ−Ｃ４と電流を流す。つまり交流モータ負荷４
１には、左右交互に電流が流れ、交流モータ駆動が行な
われるが、トランジスタＱ、、Ｑｓは、同時オンするこ
とがないから、電源Ｖｃｃ、　ＧＮＤ間に過大電流が流
れず、破壊とか誤動作を防止できるものである。またト
ランジスタＱ、、ＱＳのオンとかオフ期間を適宜選べる
ので、モータ負ｗＩ４１の交流電流制御が行なえるもの
である。

第４図は第３図の変形例で、モータ負荷４１の代りに、
例えば抵抗負荷５１を用い、ダイオードＤ１〜Ｄ４を省
略すると共に、負荷５１に交流電流を流す場合の例であ
る。

なお本発明は実施例のみに限られず種々の応用が可能で
ある。例えば本発明においては、電圧が高い、低いは、
負方向に考えてもよい。

［発明の効果〕 以上説明した如く本発明によれば、第１．第２の負荷駆
動用トランジスタが同時オンすることがないから、破壊
とか誤動作を防止でき、また第１、第２の負荷駆動用ト
ランジスタのオン、オフ期間を適宜選択することにより
、負荷に流れる交流電流の制御が行なえるものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は同回
路の作用を示すタイミング波形図、第３図、第４図は本
発明の異なる実施例を示す回路図、第５図は従来の負荷
駆動回路図である。 ２１．２２・・・差動アンプ、２３，２４，４１５１・
・・負荷、３１・・・電圧分圧回路、Ｑａ　、　Ｑｓ負
荷駆動用トランジスタ、Ｒ□〜Ｒ２，・・・抵抗、Ｃ，
、ｃ、・・・コンデンサ。

Claims (3)

【特許請求の範囲】
1. （１）第１の差動アンプの一方の入力側に、電圧分圧回
   路より得られた第１の基準電圧供給部を、前記差動アン
   プのもう一方の入力側に、第１の時定数を有するコンデ
   ンサ回路を接続し、第１の差動アンプの出力により第１
   の負荷駆動用トランジスタのベース回路を駆動させ、前
   記トランジスタのコレクタ側より前記コンデンサ回路、
   電圧分圧回路への系路に帰還抵抗を設け、第２の差動ア
   ンプの一方の入力側に、前記第１の基準電圧より低い第
   ２の基準電圧供給部、及び第２の時定数を有するコンデ
   ンサ回路を接続し、第２の差動アンプのもう一方の入力
   側に、前記第１の時定数を有するコンデンサ回路を接続
   し、第２の差動アンプの出力により第２の負荷駆動用ト
   ランジスタのベース回路を駆動させてなり、前記第１、
   第２の負荷駆動用トランジスタを交互に導通するように
   したことを特徴とする負荷駆動回路。
2. （２）前記電圧分圧回路、帰還抵抗と、第１の負荷駆動
   用トランジスタのスイッチングとで、前記第１、第２の
   基準電圧はそれぞれヒステリシス特性を有することを特
   徴とする請求項１に記載の負荷駆動回路。
3. （３）前記第１の差動アンプ系は発振回路を構成し、第
   ２の差動アンプ系は前記各トランジスタの同時オン防止
   回路を構成することを特徴とする請求項１に記載の負荷
   駆動回路。（４）前記各トランジスタの交互オンで、負
   荷に双方向の電流を流すことを特徴とする請求項１また
   は３に記載の負荷駆動回路。