JPH02109413A - パルス発生器 - Google Patents
パルス発生器Info
- Publication number
- JPH02109413A JPH02109413A JP1230256A JP23025689A JPH02109413A JP H02109413 A JPH02109413 A JP H02109413A JP 1230256 A JP1230256 A JP 1230256A JP 23025689 A JP23025689 A JP 23025689A JP H02109413 A JPH02109413 A JP H02109413A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- state
- load resistor
- diode
- high speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 17
- 230000008859 change Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ダイオード・スイッチを用いたパルス発生器
、特に、負荷抵抗が変化しても略一定のエツジ・パラメ
ータを有する出力ステップ・パルスを発生するパルス発
生器に関する。
、特に、負荷抵抗が変化しても略一定のエツジ・パラメ
ータを有する出力ステップ・パルスを発生するパルス発
生器に関する。
［従来の技術Ｊ
ダイオード・スイッチを用いて負荷電流を切換える従来
のステップ・パルス発生器として、例えば、アゴストン
等による米国特許第４７５８７３６号（特開昭６２−２
３２２１６号に対応）に記載された回路を第２図に示す
。２つの電流スイッチ（１６）及び（１８）は、各々２
つのショットキー・ダイオードを有し、第１及び第２の
電流スイッチのダイオードの接続点には、電流■１及び
Ｉ２を夫々流す可変電流源（１２）及び（１４）が接続
されている。これら第１及び第２電流スイツチの出力端
は負荷抵抗器ＲＯに接続され、電流１１及びＩ２を調整
し、２つの電流スイッチのシゴットキー・ダイオードに
順方向に電流を流すことにより、出力端の電圧を任意に
調整し得る。両型流スイッチの入力端には、ステップ・
リカバリ・ダイオードＤ５により等振幅、且つ逆極性の
急峻な電圧パルスＶ１及びＶ２が夫々供給される。この
結果、ダイオードＤ２及びＤ４は、急激に逆バイアスさ
れ、出力端には、急峻な出力パルスを発生することが出
来る。更に、２つの電流スイッチを通過してくるリンギ
ング信号は、等振幅且つ逆極性なので、打ち消され、リ
ンギングのない急峻な出力パルスを得ることが出来る。
のステップ・パルス発生器として、例えば、アゴストン
等による米国特許第４７５８７３６号（特開昭６２−２
３２２１６号に対応）に記載された回路を第２図に示す
。２つの電流スイッチ（１６）及び（１８）は、各々２
つのショットキー・ダイオードを有し、第１及び第２の
電流スイッチのダイオードの接続点には、電流■１及び
Ｉ２を夫々流す可変電流源（１２）及び（１４）が接続
されている。これら第１及び第２電流スイツチの出力端
は負荷抵抗器ＲＯに接続され、電流１１及びＩ２を調整
し、２つの電流スイッチのシゴットキー・ダイオードに
順方向に電流を流すことにより、出力端の電圧を任意に
調整し得る。両型流スイッチの入力端には、ステップ・
リカバリ・ダイオードＤ５により等振幅、且つ逆極性の
急峻な電圧パルスＶ１及びＶ２が夫々供給される。この
結果、ダイオードＤ２及びＤ４は、急激に逆バイアスさ
れ、出力端には、急峻な出力パルスを発生することが出
来る。更に、２つの電流スイッチを通過してくるリンギ
ング信号は、等振幅且つ逆極性なので、打ち消され、リ
ンギングのない急峻な出力パルスを得ることが出来る。
［発明が解決しようとする課題コ
しかし、上述の回路では、負荷抵抗器ＲＯが様々に変化
すると、出力ステップ・パルスに遅延及び僅かなリンギ
ングが生じる。また、出力電圧Ｖｏは、負荷電流が所定
の一定値であっても、負荷抵抗器Ｒｏの値により直接変
化する。これによる電圧変化は、２つのダイオード・ス
イッチのスイッチング闇値を変化させてしまう。従って
、負荷抵抗器ＲｏＯ値の変化により、入力信号に応じて
発生する出力ステップ・パルスの開始点レベルは変化し
、その結果、立ち上がり時間も変化してしまう。更に、
負荷抵抗器ＲＯに接続されたダイオードＤ２及びＤ４の
静電容量は、スイッチング闇値の変化に応じて変化し、
これによりダイオードに蓄えられる電荷も変化してダイ
オードのバイアス状態が変わってしまう。
すると、出力ステップ・パルスに遅延及び僅かなリンギ
ングが生じる。また、出力電圧Ｖｏは、負荷電流が所定
の一定値であっても、負荷抵抗器Ｒｏの値により直接変
化する。これによる電圧変化は、２つのダイオード・ス
イッチのスイッチング闇値を変化させてしまう。従って
、負荷抵抗器ＲｏＯ値の変化により、入力信号に応じて
発生する出力ステップ・パルスの開始点レベルは変化し
、その結果、立ち上がり時間も変化してしまう。更に、
負荷抵抗器ＲＯに接続されたダイオードＤ２及びＤ４の
静電容量は、スイッチング闇値の変化に応じて変化し、
これによりダイオードに蓄えられる電荷も変化してダイ
オードのバイアス状態が変わってしまう。
従って、本発明の目的は、負荷抵抗器の値が変化しても
出力ステップ・パルスのエツジ・パラメータ（立ち上が
り時間、エツジ波形等）を略一定に維持し得るパルス発
生器を提供することである。
出力ステップ・パルスのエツジ・パラメータ（立ち上が
り時間、エツジ波形等）を略一定に維持し得るパルス発
生器を提供することである。
［課題を解決する為の手段及び作用］
本発明のパルス発生器は、負荷抵抗器の値を変化しても
一定のエツジ・パラメータを存する出力ステップ・パル
スを発生し得る。このパルス発生器は、差動駆動信号に
応じて、出力負荷抵抗器の電流を切り換える第１及び第
２ダイオード・スイッチを含んでいる。交流接続の為の
コンデンサを含む第１及び第２高速制御手段により供給
される差動高速駆動信号は、ダイオード・スイッチの保
持動作が起こるまで、−時的に第１状態から第２状態へ
出力負荷電流を高速に切換える。第１及び第２低速制御
手段は、差動低速駆動信号に応じて、第１及び第２ダイ
オード・スイッチの状態を第２状態に維持する。第１及
び第２ダイオード・スイッチの入力端に接続された第１
及び第２分圧抵抗回路は、上記コンデンサに接続された
ダイオードの両端の電圧を略一定に維持する。この結果
、高速スイッチング闇値は、比較的一定なレベルに維持
されるので、出力ステップ・パルスは、負荷抵抗器の値
には略無関係に、入力信号に対して常に同じ点で発生す
る。更に、ダイオード・スイッチに含まれる逆バイアス
のダイオードの容量に蓄えられた電圧も一定となり、出
力ステップ・パルスのエツジ・パラメータの変化を排除
することが出来る。
一定のエツジ・パラメータを存する出力ステップ・パル
スを発生し得る。このパルス発生器は、差動駆動信号に
応じて、出力負荷抵抗器の電流を切り換える第１及び第
２ダイオード・スイッチを含んでいる。交流接続の為の
コンデンサを含む第１及び第２高速制御手段により供給
される差動高速駆動信号は、ダイオード・スイッチの保
持動作が起こるまで、−時的に第１状態から第２状態へ
出力負荷電流を高速に切換える。第１及び第２低速制御
手段は、差動低速駆動信号に応じて、第１及び第２ダイ
オード・スイッチの状態を第２状態に維持する。第１及
び第２ダイオード・スイッチの入力端に接続された第１
及び第２分圧抵抗回路は、上記コンデンサに接続された
ダイオードの両端の電圧を略一定に維持する。この結果
、高速スイッチング闇値は、比較的一定なレベルに維持
されるので、出力ステップ・パルスは、負荷抵抗器の値
には略無関係に、入力信号に対して常に同じ点で発生す
る。更に、ダイオード・スイッチに含まれる逆バイアス
のダイオードの容量に蓄えられた電圧も一定となり、出
力ステップ・パルスのエツジ・パラメータの変化を排除
することが出来る。
［実施例］
第１図は、本発明に係るパルス発生器の好適実施例を示
す図である。この回路には、第１電流１１及び第２電流
■２を供給する電流源が設けられており、これら両室流
の値は、異なっており、従来の方法によりトランジスタ
のコレクタから出力されるのが普通である。負荷抵抗器
Ｒ１１に流れる負荷電流は、上記第１及び第２電流Ｉｌ
及びＩ２の差の電流となる。負荷抵抗器Ｒ１１は、回路
の内部又は外部の何れに設けても良く、更に接地端又は
基準電位源に接続しても良い。
す図である。この回路には、第１電流１１及び第２電流
■２を供給する電流源が設けられており、これら両室流
の値は、異なっており、従来の方法によりトランジスタ
のコレクタから出力されるのが普通である。負荷抵抗器
Ｒ１１に流れる負荷電流は、上記第１及び第２電流Ｉｌ
及びＩ２の差の電流となる。負荷抵抗器Ｒ１１は、回路
の内部又は外部の何れに設けても良く、更に接地端又は
基準電位源に接続しても良い。
ダイオードＣＲＩ及びＣＲ３は、第１ダイオード・スイ
ッチを形成し、抵抗器Ｒ１及びＲ７は、第１分圧抵抗回
路を形成している。更に、トランジスタＱｌを含む第１
低速制御回路が設けられている。
ッチを形成し、抵抗器Ｒ１及びＲ７は、第１分圧抵抗回
路を形成している。更に、トランジスタＱｌを含む第１
低速制御回路が設けられている。
トランジスタＱ１のベースは、低速駆動信号Ａを受ける
。第１高速制御回路であるコンデンサＣ１は、高速駆動
信号Ａを受ける。このパルス発注器では、差動入力回路
を実現するため、ダイオードＣＲ４及びＣＲ２を含む第
２ダイオード・スイッチ・抵抗器Ｒ２及びＲ８を含む第
２分圧抵抗回路、並びにトランジスタＱ２から構成され
た第２低速制御回路を設けている。このトランジスタＱ
２のベースは、低速駆動信号Ｂを受ける。第２高速制御
回路であるコンデンサＣ２は、高速駆動信号Ｂを受ける
。第１図に示すように、高速駆動信号Ａ及びＢ並びに低
速駆動信号Ａ及びＢは、夫々互いに相補的な差動信号で
ある。
。第１高速制御回路であるコンデンサＣ１は、高速駆動
信号Ａを受ける。このパルス発注器では、差動入力回路
を実現するため、ダイオードＣＲ４及びＣＲ２を含む第
２ダイオード・スイッチ・抵抗器Ｒ２及びＲ８を含む第
２分圧抵抗回路、並びにトランジスタＱ２から構成され
た第２低速制御回路を設けている。このトランジスタＱ
２のベースは、低速駆動信号Ｂを受ける。第２高速制御
回路であるコンデンサＣ２は、高速駆動信号Ｂを受ける
。第１図に示すように、高速駆動信号Ａ及びＢ並びに低
速駆動信号Ａ及びＢは、夫々互いに相補的な差動信号で
ある。
第１状態では、ダイオードＣＲＩ及びＣＲ２はオフで、
ダイオードＣＲ３及びＣＲ４はオンなので、負荷抵抗器
Ｒ１１を流れる出力電流は、１ｌ−Ｉ２である。分圧抵
抗回路Ｒ１及びＲ７並びにＲ２及びＲ８により、負荷抵
抗器Ｒ１１の出力電圧に比例した電圧がダイオードＣＲ
Ｉのカソード及びダイオードＣＲ２のアノードに供給さ
れる。抵抗器Ｒ１及びＲ２の値が、抵抗器Ｒ７及びＲ８
より遥かに高く（例えば、１０倍以上に）選択されてい
るとすると、ダイオードＣＲＩのカソード及びＣＲ２の
アノードの電圧は、出力電圧に良く追従する。従って、
ダイオードＣＲＩ及びＣＲ２の逆バイアス電圧は、比較
的一定に維持され、高速スイッチング閾値も一定になる
。
ダイオードＣＲ３及びＣＲ４はオンなので、負荷抵抗器
Ｒ１１を流れる出力電流は、１ｌ−Ｉ２である。分圧抵
抗回路Ｒ１及びＲ７並びにＲ２及びＲ８により、負荷抵
抗器Ｒ１１の出力電圧に比例した電圧がダイオードＣＲ
Ｉのカソード及びダイオードＣＲ２のアノードに供給さ
れる。抵抗器Ｒ１及びＲ２の値が、抵抗器Ｒ７及びＲ８
より遥かに高く（例えば、１０倍以上に）選択されてい
るとすると、ダイオードＣＲＩのカソード及びＣＲ２の
アノードの電圧は、出力電圧に良く追従する。従って、
ダイオードＣＲＩ及びＣＲ２の逆バイアス電圧は、比較
的一定に維持され、高速スイッチング閾値も一定になる
。
第２状態に切り換わると、ダイオードＣＲＩ及びＣＲ２
はオンとなり、ダイオードＣＲ３及びＣＲ４はオフとな
る。コンデンサＣ１及びＣ２に供給された高速駆動信号
Ａ及びＢにより、ダイオードＣＲ３及びＣＲ４を介して
負荷抵抗器Ｒ１１に流れていた電流は、象、激にダイオ
ードＣＲＩ及びＣＲ２にバイパスされる。しかし、この
電流を吸収するのにかかる時間の最大値は、コンデンサ
Ｃ１及びＣ２を充電するのに要する時間である。この時
間の経過後、低速スイッチング機構が働いてトランジス
タＱｌ及びＱ２をオンさせ、このパルス発生器を第２状
態に保持する。第１図に示すように、トランジスタＱｌ
及びＱ２のベースには、夫々低速駆動信号Ａ及びＢが供
給されている。これらトランジスタＱ１及びＱ２のコレ
クタは、コンデンサＣ１及びＣ２が充分に充電された後
、電流１１及びＩ２を流す為の飽和電流路を形成する。
はオンとなり、ダイオードＣＲ３及びＣＲ４はオフとな
る。コンデンサＣ１及びＣ２に供給された高速駆動信号
Ａ及びＢにより、ダイオードＣＲ３及びＣＲ４を介して
負荷抵抗器Ｒ１１に流れていた電流は、象、激にダイオ
ードＣＲＩ及びＣＲ２にバイパスされる。しかし、この
電流を吸収するのにかかる時間の最大値は、コンデンサ
Ｃ１及びＣ２を充電するのに要する時間である。この時
間の経過後、低速スイッチング機構が働いてトランジス
タＱｌ及びＱ２をオンさせ、このパルス発生器を第２状
態に保持する。第１図に示すように、トランジスタＱｌ
及びＱ２のベースには、夫々低速駆動信号Ａ及びＢが供
給されている。これらトランジスタＱ１及びＱ２のコレ
クタは、コンデンサＣ１及びＣ２が充分に充電された後
、電流１１及びＩ２を流す為の飽和電流路を形成する。
設計のとおり適切に機能させるには、コンデンサＣ１及
びＣ２が完全に充電する前にトランジスタＱｌ及びＱ２
がオンすることが望ましい。この結果、出力のステップ
電圧は、（ＩＩ−１２）Ｒ１１となる。
びＣ２が完全に充電する前にトランジスタＱｌ及びＱ２
がオンすることが望ましい。この結果、出力のステップ
電圧は、（ＩＩ−１２）Ｒ１１となる。
出力ステップ・パルス信号を必要な期間出力した後、総
ての駆動信号及びスイッチ素子は元の状態に戻り、その
結果、出力電流も元通り負荷抵抗器Ｒ１１を流れる。
ての駆動信号及びスイッチ素子は元の状態に戻り、その
結果、出力電流も元通り負荷抵抗器Ｒ１１を流れる。
どのような高速回路においても、最大限の性能を実現す
る為には回路の容量性結合を分離し、適正な終端を行う
ことが望ましい。従って、抵抗器Ｒ５及びコンデンサＣ
３並びに抵抗器Ｒ６及びコンデンサＣ４により、適正な
終端を行い、信号の高速のスイッチング遷移を可能にす
る。回路を適正動作させるには、コンデンサＣ３及びＣ
４の値を釣り合わせることが望ましい。抵抗器Ｒ３及び
Ｒ４は、分圧抵抗回路Ｒ１及びＲ７並びにＲ２及びＲ８
から夫々コンデンサＣ３及びＣ４の容量を分離する為の
抵抗である。抵抗器Ｒ９及びＲＩＯは、トランジスタＱ
２及びＱｌのコレクタ容量から夫々コンデンサＣ４及び
Ｃ３の容量を分離する為の抵抗である。コンデンサＣ３
及びＣ４の容量を分離することにより、コンデンサＣ３
及びＣ４の容量を確実に釣り合わせることが出来る。
る為には回路の容量性結合を分離し、適正な終端を行う
ことが望ましい。従って、抵抗器Ｒ５及びコンデンサＣ
３並びに抵抗器Ｒ６及びコンデンサＣ４により、適正な
終端を行い、信号の高速のスイッチング遷移を可能にす
る。回路を適正動作させるには、コンデンサＣ３及びＣ
４の値を釣り合わせることが望ましい。抵抗器Ｒ３及び
Ｒ４は、分圧抵抗回路Ｒ１及びＲ７並びにＲ２及びＲ８
から夫々コンデンサＣ３及びＣ４の容量を分離する為の
抵抗である。抵抗器Ｒ９及びＲＩＯは、トランジスタＱ
２及びＱｌのコレクタ容量から夫々コンデンサＣ４及び
Ｃ３の容量を分離する為の抵抗である。コンデンサＣ３
及びＣ４の容量を分離することにより、コンデンサＣ３
及びＣ４の容量を確実に釣り合わせることが出来る。
本発明によれば、出力ステップ・パルスのエツジ・パラ
メータは、一端が接地された負荷抵抗の変化があっても
一定に維持されるという点に留意すべきである。即ち、
負荷抵抗器Ｒ１１の一端が基準電位源（接地）に接続さ
れていても、逆バイアスされたダイオードＣＲ１及びＣ
Ｒ２の両端間の電圧が略一定に維持されるので、出カス
テンプ・パルスのエツジ・パラメータも略一定に維持さ
れる。
メータは、一端が接地された負荷抵抗の変化があっても
一定に維持されるという点に留意すべきである。即ち、
負荷抵抗器Ｒ１１の一端が基準電位源（接地）に接続さ
れていても、逆バイアスされたダイオードＣＲ１及びＣ
Ｒ２の両端間の電圧が略一定に維持されるので、出カス
テンプ・パルスのエツジ・パラメータも略一定に維持さ
れる。
また、本発明のパルス発生器は、は差動入力回路を構成
しているので、高速及び低速の駆動信号によるリップル
成分は、出力端では逆相且っ等振幅となり、打ち消され
て不要な電圧成分を生じることはない。
しているので、高速及び低速の駆動信号によるリップル
成分は、出力端では逆相且っ等振幅となり、打ち消され
て不要な電圧成分を生じることはない。
Claims (1)
- 【特許請求の範囲】 互いに極性の異なる第１及び第２電流を夫々発生する第
１及び第２電流源と、該第１及び第２電流源に夫々入力
端が接続された第１及び第２ダイオード・スイッチと、
該第１及び第２ダイオード・スイッチの出力端に一端が
接続され、他端が基準電位源に接続された負荷抵抗器と
を有し、上記第１及び第２ダイオード・スイッチの制御
端に供給される差動駆動信号に応じてステップ・パルス
を発生するパルス発生器において、 差動高速駆動信号に応じて上記第１及び第２ダイオード
・スイッチの夫々の制御端を第１状態から第２状態へ一
時的に切り換える第１及び第２高速制御手段と、 差動低速駆動信号に応じて、上記第１及び第２ダイオー
ド・スイッチの夫々の制御端を上記第２状態に維持する
第１及び第２低速制御手段と、上記第１及び第２ダイオ
ード・スイッチの入力端と制御端間の電圧を上記負荷抵
抗器の値に関係なく略一定に維持する第１及び第２分圧
抵抗回路と、を具えることを特徴とするパルス発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/241,686 US4924110A (en) | 1988-09-08 | 1988-09-08 | High speed step generator output circuit |
| US241686 | 1988-09-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02109413A true JPH02109413A (ja) | 1990-04-23 |
| JPH0612868B2 JPH0612868B2 (ja) | 1994-02-16 |
Family
ID=22911750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1230256A Expired - Fee Related JPH0612868B2 (ja) | 1988-09-08 | 1989-09-05 | パルス発生器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4924110A (ja) |
| EP (1) | EP0358321B1 (ja) |
| JP (1) | JPH0612868B2 (ja) |
| DE (1) | DE68922257T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1376433A2 (en) * | 2002-06-19 | 2004-01-02 | Eastman Kodak Company | Method and system for selling goods and/or services over a communication network |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204551A (en) * | 1991-07-01 | 1993-04-20 | Motorola, Inc. | Method and apparatus for high power pulse modulation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2858434A (en) * | 1956-09-25 | 1958-10-28 | Collins Radio Co | Precision step voltage generator |
| US3215860A (en) * | 1962-11-23 | 1965-11-02 | Epsco Inc | Clock pulse controlled sine wave synthesizer |
| US3356956A (en) * | 1965-06-07 | 1967-12-05 | David S Willard | Decimal counter and logic gate controlled step sawtooth generator |
| DE2459496C3 (de) * | 1974-12-17 | 1979-04-26 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Verstärkung von impulsförmigen Signalen |
| US4758736A (en) * | 1986-03-28 | 1988-07-19 | Tektronix, Inc. | Fast transition, flat pulse generator |
-
1988
- 1988-09-08 US US07/241,686 patent/US4924110A/en not_active Expired - Lifetime
-
1989
- 1989-07-28 EP EP89307723A patent/EP0358321B1/en not_active Expired - Lifetime
- 1989-07-28 DE DE68922257T patent/DE68922257T2/de not_active Expired - Lifetime
- 1989-09-05 JP JP1230256A patent/JPH0612868B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1376433A2 (en) * | 2002-06-19 | 2004-01-02 | Eastman Kodak Company | Method and system for selling goods and/or services over a communication network |
Also Published As
| Publication number | Publication date |
|---|---|
| US4924110A (en) | 1990-05-08 |
| JPH0612868B2 (ja) | 1994-02-16 |
| EP0358321A3 (en) | 1991-06-05 |
| EP0358321B1 (en) | 1995-04-19 |
| EP0358321A2 (en) | 1990-03-14 |
| DE68922257T2 (de) | 1996-01-25 |
| DE68922257D1 (de) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987323A (en) | Peak voltage holding circuit | |
| US5883504A (en) | Power supply unit | |
| KR102209868B1 (ko) | 출력 회로 | |
| KR20080021560A (ko) | 램프 드라이버를 가지는 고전압 게이트 드라이버 집적회로 | |
| EP0477907B1 (en) | A constant current circuit and an oscillating circuit controlled by the same | |
| JPH02109413A (ja) | パルス発生器 | |
| US5909364A (en) | Device for switching between an A.C. voltage and a D.C. voltage | |
| JPH05347544A (ja) | チャージポンプ回路 | |
| JPH0714141B2 (ja) | パルス発生器 | |
| JP2871067B2 (ja) | 発振回路 | |
| JP7174672B2 (ja) | スイッチング電源装置 | |
| US11946956B2 (en) | Signal detection circuit | |
| US11641161B1 (en) | Charge pump circuit | |
| KR960009035Y1 (ko) | 모터의 베이스 구동 제어회로 | |
| US6870406B2 (en) | Output driver circuit | |
| JP4261067B2 (ja) | ジッタ防止回路 | |
| KR100427039B1 (ko) | 캐패시터 부하 구동 앰프 | |
| JP4389272B2 (ja) | Ｙｉｇ発振器のコイル電流ドライブ回路および周波数シンセサイザ | |
| JP2000232341A (ja) | スロープ発生器 | |
| US5789965A (en) | Driver circuit | |
| JP3002553B2 (ja) | アナログ・スイッチ回路 | |
| JP5040853B2 (ja) | 三角波発生回路および電圧−パルス変換回路 | |
| JP2803700B2 (ja) | 論理回路 | |
| JP2000245058A (ja) | 電圧発生回路 | |
| JPH11145797A (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |