JPH0383022A - Production of electrooptical device - Google Patents

Production of electrooptical device

Info

Publication number
JPH0383022A
JPH0383022A JP1221223A JP22122389A JPH0383022A JP H0383022 A JPH0383022 A JP H0383022A JP 1221223 A JP1221223 A JP 1221223A JP 22122389 A JP22122389 A JP 22122389A JP H0383022 A JPH0383022 A JP H0383022A
Authority
JP
Japan
Prior art keywords
conductor
wiring
layer
electrically conductive
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1221223A
Other languages
Japanese (ja)
Inventor
Atsushi Sugiyama
淳 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1221223A priority Critical patent/JPH0383022A/en
Publication of JPH0383022A publication Critical patent/JPH0383022A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To improve the through-put of the production process of the device by executing the process with two times of photoetching stages for producing active element substrates. CONSTITUTION:A conductor layer which the constitutes picture element electrodes and auxiliary constituting elements for 1st conductor wirings is formed on a substrate. A 1st conductor layer which constitutes the main constituting elements for the 1st conductor wirings is formed on the conductor layer. The production process is constituted with the following stages. The photoetching to simultaneously form the patterns of the 1st conductor wirings and the picture element electrodes is executed by 1st time of exposing to selectively form nonlinear electrical conduction layer on the 1st conductor wirings. The etching to remove the unnecessary 1st conductor layers remaining on the picture element electrodes is executed with the selectively formed nonlinear electrical conduction layers as a resist form the 2nd conductor layer for the 2nd conductor wirings and the 2nd conductor wirings is pattern-formed. The stages appear to be increased, but the process is executed with two times of the photoetchings. The yield is thus improved.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電気光学装置の製造方法に関する。さらに詳し
くは、導電体−非線形電気伝導層一導電体構造を有する
非線形素子(従来、金属−絶縁体−金属構造により構成
されているため、MIM素子と呼ばれており、以下本明
細書でもM I M素子と呼ぶ)をアクティブ基板上の
各画素電極ごとに設けて、マルチプレックス特性を向上
させた、電気光学装置の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing an electro-optical device. More specifically, a nonlinear element having a conductor-nonlinear electrically conductive layer-conductor structure (conventionally, it is called an MIM element because it is composed of a metal-insulator-metal structure, and hereinafter also referred to as MIM element) The present invention relates to a method of manufacturing an electro-optical device in which multiplex characteristics are improved by providing an IM element (referred to as an IM element) for each pixel electrode on an active substrate.

[従来の技術] 近年、主に液晶を用いた単純マトリクス型電気光学装置
の実用化が進み、パソコン、パーソナルワープロなどの
フラットパネルデイスプレィとして幅広く用いられるよ
うになってきた。よって、さらなる表示情報の大容量化
、高密度化、高速化の要請に応えられ、製造工程も比較
的簡素な2端イー素子型、中でもHIM素子によるアク
ティブマトリクスを電気光学装置に対する期待が高まっ
ている。このMIM素子は酸化タンタルを非線形電気伝
導層として、弊社がすでに液晶テレビジョン受像機等へ
の実用化を行なっている。
[Prior Art] In recent years, simple matrix electro-optical devices mainly using liquid crystals have been put into practical use, and have come to be widely used as flat panel displays for personal computers, personal word processors, and the like. Therefore, there are growing expectations for electro-optical devices that can meet the demands for larger display information capacity, higher density, and higher speed, and that the manufacturing process is relatively simple, such as the two-terminal e-element type, especially the active matrix using HIM elements. There is. This MIM element uses tantalum oxide as a nonlinear electrically conductive layer, and our company has already put it into practical use in liquid crystal television receivers and other devices.

また、既に発明者らは、有機薄膜による非線形電気伝導
層を用い、電気的特性を向上させたMIM素子によるア
クティブマトリクス型電気光学装置も提案している。こ
れによると、アクティブ素子基板を作るのに、フォトマ
スクが2枚/フォトエツチング2回で済む工程を組むこ
とができ、製造工程を簡略化できる。
Furthermore, the inventors have already proposed an active matrix electro-optical device using an MIM element with improved electrical characteristics using a nonlinear electrically conductive layer made of an organic thin film. According to this, it is possible to assemble a process that requires only two photomasks/two photo-etching steps to fabricate an active element substrate, thereby simplifying the manufacturing process.

前記フォトマスク2枚による既に提案した製造工程は、
少なくとも a、基板201上に、画素電極、および補助的に第1の
導電体配線の構成要素となる、導電体層202を形成す
る工程、 b、前記導電体層上に、第1の導電体配線の主たる構成
要素となる、第1導電体H2O3を形成、する工程、→
第2図(a) c、  1回の露光で同時に、第1の導電体配線204
と画素電極のパターンを形成する、フォトエツチング工
程、  →第2図(b)、第2図(e)d、前記第1の
導電体配線204上に、選択的に非線形電気伝導層20
5を形成する工程、  →第2図(d)、第2図(e) e、第2の導電体配線用の第2導電体層206を形成す
る工程、  →第2図(f) f、第2の導電体配線207をパターン形成すると同時
に、画素電極20日上に残っている不要な第1導電体M
2O9を除去するフォトエツチング工程(このとぎ、第
2導電体配線の下の第1導電体配線は残る〉 →第2図
(g)、第2図(h)の6エ程からなる。
The already proposed manufacturing process using the two photomasks is as follows:
At least a step of forming a conductor layer 202 on the substrate 201, which serves as a pixel electrode and an auxiliary component of the first conductor wiring; b. forming a first conductor layer on the conductor layer; Step of forming the first conductor H2O3, which is the main component of the wiring, →
Fig. 2(a)c, the first conductor wiring 204 is simultaneously exposed in one exposure.
and a photoetching process to form a pixel electrode pattern, → FIG.
5, → FIG. 2(d), FIG. 2(e) e, Step of forming a second conductor layer 206 for the second conductor wiring, → FIG. 2(f) f, At the same time as patterning the second conductor wiring 207, unnecessary first conductor M remaining on the pixel electrode 20 days is formed.
A photoetching process for removing 2O9 (at this point, the first conductor wiring under the second conductor wiring remains) consists of six steps shown in FIG. 2(g) and FIG. 2(h).

[発明が解決しようとする課M] このとぎ特に問題となるのは、f、の工程の画素電極上
の不要な第1導電体層の除去である。
[Problem M to be Solved by the Invention] What is particularly problematic here is the removal of the unnecessary first conductor layer on the pixel electrode in step f.

第1の導電体配線は、クロストークの減少や開口率の向
上のために、できるだけ低抵抗であるほうが好ましい、
このため、基板温度もできるだけ高温にして、緻密で厚
めの膜を形成するのが普通である。また、非線形電気伝
導層の形成工程でも、第1導電体が緻密でないと電極の
溶解が生じたり、形成される非線形電気伝導層が、抵抗
によって場所にるむらを生じたりするで、これを防ぐた
めにも、第1の導電体層が緻密で、低抵抗であることが
要求される。
It is preferable that the first conductor wiring has as low a resistance as possible in order to reduce crosstalk and improve the aperture ratio.
For this reason, it is common practice to raise the substrate temperature to as high a temperature as possible to form a dense and thick film. In addition, in the process of forming a nonlinear electrically conductive layer, if the first conductor is not dense, the electrode may melt, and the formed nonlinear electrically conductive layer may become uneven in places due to resistance, so this can be prevented. In order to achieve this, the first conductive layer is required to be dense and have low resistance.

しかし、第2導電体層は配線長も短く、あまり低抵抗で
ある必要がない、このため、有機薄膜による非線形電気
伝導層に損傷を与えないため、できるだけ薄めに低温度
で、低ダメージ形成するのが一般的である。
However, the second conductor layer has a short wiring length and does not need to have very low resistance. Therefore, in order to avoid damaging the nonlinear electrically conductive layer made of organic thin film, it is formed as thinly as possible at a low temperature with low damage. is common.

この様に異なる状態の導電体層を同時にエツチングし、
しかも第1導電体層は第2導電体層のエツチングが終了
してからエツチングが開始されるので、電気伝導を司る
いちばんM要な素子部分における第2導電体配線におい
て、サイドエッチ・オーバーエッチや、素子部分への部
分的なエツチング液の染み込みなどによって、素子特性
のばらつきや欠陥を生じ、アクティブ素子基板の製造が
不安定となり、歩留まりを低下させる要因となっていた
In this way, conductor layers in different states are etched simultaneously,
Moreover, since etching of the first conductive layer is started after etching of the second conductive layer is completed, side etching, overetching, This has caused variations in device characteristics and defects due to partial penetration of the etching solution into device portions, making the manufacturing of active device substrates unstable and reducing yield.

そこで本発明では、TPTによるものはもちろん、従来
のHIM素子によるアクティブマトリクス型電気光学装
置に比較しても、製造プロセスおよび製造装置を減らし
、製造コストの上昇を最小限にし、かつ安定した品質の
アクティブ素子基板が得られ、それにより優れた電気光
学装置が構成できる電気光学装置の製造方法を実現する
ことを目的とする。
Therefore, the present invention reduces the manufacturing process and manufacturing equipment, minimizes the increase in manufacturing costs, and provides stable quality compared to not only those using TPT but also active matrix electro-optical devices using conventional HIM elements. It is an object of the present invention to realize a method for manufacturing an electro-optical device, which allows an active element substrate to be obtained and thereby constitutes an excellent electro-optical device.

[課題を解決するための手段] 一対のアクティブ素子基板と対向基板間に液晶が挟持さ
れ、該アクティブ素子基板上には少なくとも、第1の導
電体配線、該第1の導電体配線上に形成された有機薄膜
からなる非線形電気伝導層、複数の画素に対応する画素
電極、該非線形電気伝導層を介して、該第1の導電体配
線と該画素電極を電気的に接続する第2の導電体配線が
形成されてなる電気光学装置の製造方法において、少な
くとも、 a、基板上に、画素電極、および補助的に第1の導電体
配線の構成要素となる、導電体層を形成する工程、 b、前記導電体層上に、第1の導電体配線の主たる構成
要素となる、第1導電体層を形成する工程、 c、  1回の露光で、第1の導電体配線と画素電極を
同時にパターン形成する、フォトエツチング工程、 d、前記第1の導電体配線上に、選択的に非線形電気伝
導層を形成する工程、 e1選択的に形成された、前記非線形電気伝導層をレジ
ストとして、前記画素電極上に残っている不要な第1導
電体層を除去するエツチング工程、f、第2の導電体配
線用の第2導電体層を形成する工程、 g、第2の導電体配線をパターン形成するフォトエツチ
ング工程 からなることを特徴とする。
[Means for Solving the Problems] A liquid crystal is sandwiched between a pair of active element substrates and a counter substrate, and on the active element substrate there is at least a first conductive wiring formed on the first conductive wiring. a nonlinear electrically conductive layer made of an organic thin film, a pixel electrode corresponding to a plurality of pixels, and a second electrically conductive layer that electrically connects the first conductive wiring and the pixel electrode via the nonlinear electrically conductive layer. A method for manufacturing an electro-optical device in which a body wiring is formed, at least the following steps: b. Forming a first conductor layer, which is a main component of the first conductor wiring, on the conductor layer; c. Forming the first conductor wiring and the pixel electrode in one exposure. a photoetching step of simultaneously forming a pattern; d) a step of selectively forming a nonlinear electrically conductive layer on the first conductor wiring; e1: using the selectively formed nonlinear electrically conductive layer as a resist; an etching step for removing unnecessary first conductor layer remaining on the pixel electrode, f. forming a second conductor layer for the second conductor wiring, g. forming the second conductor wiring; It is characterized by comprising a photo-etching process to form a pattern.

本発明による手段は、少なくとも7エ程を必要とし、前
記従来の方法は少なくとも6エ程である2ので、本発明
は従来法に比較して、−見工程が増えているが、本発明
のd、工程の非線形電気伝導層形成にともなう洗浄時に
、エツチング槽を1槽増やすのみでe、の工程はで対応
できるため、製造工程増はわずかであり、負荷は僅少で
ある。
The method according to the present invention requires at least 7 steps, and the conventional method requires at least 6 steps. At the time of cleaning accompanying the formation of the nonlinear electrically conductive layer in step d, step e can be handled by simply adding one etching tank, so the increase in manufacturing steps is small and the load is small.

[実施例コ 実施例1 基板101として、コーニング社の#7059ガラスを
用い、10〜200nmの厚さの画素電極用導電体10
2であるITO薄膜、および1100n〜1μmの厚さ
の第1導電体103であるクロム薄膜をスパッタリング
によって形成し、■To/クロムの積層膜とする。
[Example 1] As the substrate 101, #7059 glass manufactured by Corning Co., Ltd. was used, and the conductor 10 for a pixel electrode with a thickness of 10 to 200 nm was used.
An ITO thin film (2) and a chromium thin film (1100 nm to 1 μm thick as the first conductor 103) are formed by sputtering to form a To/chromium laminated film.

→第1図(a) 次に、パネル外部と電気的接続をとる端子部、400本
の第1の導電体配線と400X640ドツトの画素電極
の両パターンを、1枚のフォトマスクを用いて、フォト
エツチングによりパターン形成する。
→Figure 1(a) Next, using one photomask, pattern both the terminal part for electrical connection with the outside of the panel, the 400 first conductor wirings, and the pixel electrode of 400 x 640 dots. A pattern is formed by photoetching.

→第1図(b)、第1図(C) 次に、この基板を過塩素酸ナトリウム(0,5M)を支
持電解質とし、ピリジン(0,1M)を添加したアニリ
ン(0,2M)のアセトニトリル溶液を電解液中に浸漬
し、電解液中に浸漬した飽和カロメル電極に対して1.
1vの電位を10分間印加して電解酸化重合を行い、第
1の導電体配線上に、約50nmの厚さのポリアニリン
重合膜を形成し非線形電気伝導層104とする。
→Figure 1(b), Figure 1(C) Next, this substrate was coated with aniline (0.2M) to which pyridine (0.1M) was added using sodium perchlorate (0.5M) as a supporting electrolyte. 1. The acetonitrile solution was immersed in the electrolyte and the saturated calomel electrode immersed in the electrolyte.
Electrolytic oxidation polymerization is performed by applying a potential of 1 V for 10 minutes to form a polyaniline polymer film with a thickness of about 50 nm on the first conductor wiring, thereby forming the nonlinear electrically conductive layer 104.

→第1図(d)、第1図(e) この後、基板の水洗による電解液の洗い落としに引き続
いて、ポリアニリンで被覆されていない画素電極105
上に相当するの不用な部分のクロムの除去のため、エツ
チングを行なう。
→Fig. 1(d), Fig. 1(e) After this, the electrolytic solution is washed off by washing the substrate, and then the pixel electrode 105 not covered with polyaniline is removed.
Etching is performed to remove unnecessary chromium from the parts above.

→第1図(f)、第1図(g) このエツチング工程によって、非線形電気伝導層の形成
が不完全だった場合や、第2の導電体配線が形成される
前に非線形電気伝導層が微少な損傷を受けた場合には、
その部分の第1の導電体配線も部分的にエツチングを受
けるため、短絡型の欠陥となるはずの素子の修復が行な
われ、非常に低欠陥となった。
→Fig. 1(f), Fig. 1(g) This etching process may cause incomplete formation of the nonlinear electrically conductive layer, or may cause the nonlinear electrically conductive layer to form before the second conductor wiring is formed. In case of slight damage,
Since the first conductor wiring in that area was also partially etched, the element that was supposed to be a short-circuit type defect was repaired, resulting in a very low defect count.

さらに、第2導電体106として基板全面に5Onm〜
1μmのクロム薄膜を形成する。
Furthermore, as the second conductor 106, a thickness of 5 Onm to
A chromium thin film of 1 μm is formed.

→第1図(h) この後、非線形電気伝導層を介して、第1の導電体配線
と画素電極を電気的に直接接続するように、フォトエツ
チングによって第2の導電体配線107をパターン形成
する。
→Figure 1 (h) After this, the second conductor wiring 107 is patterned by photoetching so as to directly connect the first conductor wiring and the pixel electrode via the nonlinear electrically conductive layer. do.

→第1図(i)、第1図(j) 以上でアクティブ素子基板が完成する。このアクティブ
素子基板と、直交する640本のストライプ状対向電極
を設けた対向基板を組合せ、6μmの間層で上下基板の
配向方向を約90度ツイストさせたTN液晶パネルとす
る。
→Fig. 1(i), Fig. 1(j) The active element substrate is thus completed. This active element substrate and a counter substrate provided with 640 orthogonal striped counter electrodes are combined to form a TN liquid crystal panel in which the alignment direction of the upper and lower substrates is twisted approximately 90 degrees with a 6 μm interlayer.

この液晶パネルはバイアス比1/7、デユーティ比1/
400で駆動したところ、1: 30以上の良好なコン
トラスト比と、スタチック駆動時に近い広い視野角が得
られた。
This liquid crystal panel has a bias ratio of 1/7 and a duty ratio of 1/7.
When driven at a speed of 400, a good contrast ratio of 1:30 or more and a wide viewing angle similar to that achieved with static driving were obtained.

実施例2 実施例1と同様の構成・作成方法で得られたアクティブ
素子基板と、赤、緑、青の3色のカラーフィルターを形
成した対向基板を組み合わせ、TNモードの電気光学装
置を構成して、カラー液晶パネルとした。この液晶パネ
ルでは赤・緑・青各色とも1: 20以上のコントラス
ト比が得られた。
Example 2 A TN mode electro-optical device was constructed by combining an active element substrate obtained using the same configuration and manufacturing method as Example 1 and a counter substrate on which color filters of three colors of red, green, and blue were formed. It was made into a color liquid crystal panel. In this liquid crystal panel, a contrast ratio of 1:20 or more was obtained for each color of red, green, and blue.

実施例3 実施pig1の液晶パネルと同様の電極構成の基板を用
い、水酸化ナトリウム(0,1M)を支持電解質、2,
6−キシレノール(0,2M)を原料モノマーとしたメ
タノール溶液を電解液とし、電解液中に浸漬した飽和カ
ロメル電極に対し0.5Vの電位を印加して第1の導電
体配線上に約40nmの厚さのポリ(フェニレンオキサ
イド)重合膜を形成して非線形電気伝導層とし、実施例
1と同様のアクティブ素子基板を作成した。また、液晶
組成物としてチッソ(株)の強誘電性液晶組成物である
C5−1018を用い、対向基板も実施例1と同様のも
のを用い、基板間隔2μmの強誘電性液晶パネルとした
。この液晶パネルでは強誘電性液晶の特徴である高速応
答が利用でき、選択パルス印加後数m5ec以内で液晶
が応答するため、100Hz程度のフレーム周期で駆動
しても各フレーム内で表示書換えが可能となり、非常に
高速の液晶電気光学装置が得られた。
Example 3 Using a substrate with the same electrode configuration as the liquid crystal panel of Example Pig 1, sodium hydroxide (0.1M) was used as a supporting electrolyte, 2,
A methanol solution containing 6-xylenol (0.2M) as a raw material monomer was used as an electrolyte, and a potential of 0.5V was applied to a saturated calomel electrode immersed in the electrolyte to form a layer of about 40 nm on the first conductor wiring. An active element substrate similar to that of Example 1 was prepared by forming a poly(phenylene oxide) polymer film having a thickness of 100 mL to serve as a nonlinear electrically conductive layer. Further, C5-1018, a ferroelectric liquid crystal composition manufactured by Chisso Corporation, was used as the liquid crystal composition, and the same counter substrate as in Example 1 was used to prepare a ferroelectric liquid crystal panel with a substrate spacing of 2 μm. This liquid crystal panel can utilize the high-speed response characteristic of ferroelectric liquid crystals, and because the liquid crystal responds within several m5ec after the selection pulse is applied, the display can be rewritten within each frame even when driven at a frame period of about 100Hz. As a result, an extremely high-speed liquid crystal electro-optical device was obtained.

また、このアクティブ素子基板はネマッチック液晶と組
み合わせると、実施例1と同様に動作可能であることも
確認した。
It was also confirmed that this active element substrate could operate in the same manner as in Example 1 when combined with a nematic liquid crystal.

以上、実施例について述べたが、本発明は上記実施例に
限定されるものではない。
Although the embodiments have been described above, the present invention is not limited to the above embodiments.

例えば、上記実施例では導電体を金属電極とし、材料に
クロムを用いたが、クロム以外にも鉄、銅、アルミニウ
ム、タンタル、タングステン、モリブデン、ニッケル、
チタン、金、白金などの金属を単独であるいはこれらの
金属同志または他の金属との合金として用いることがで
きる。さらに、金屑以外にも電気伝導性の大きい化合物
など(例えばITOや有機導電体)も同様に用いること
ができる。ただし、第1導電体層と第2導電体層は同じ
か似たものを用いた方が、電気特性の対称性や、エツチ
ングによる修復性などから好ましい、また、導電体の形
成法としてスパッタリング、蒸着、電子線照射蒸着、ス
ピンコード後の焼成などの各種操作単独あるいは組み合
わせて用いるのが有効であることも確認した。
For example, in the above embodiment, the conductor was a metal electrode and chromium was used as the material, but other materials such as iron, copper, aluminum, tantalum, tungsten, molybdenum, nickel,
Metals such as titanium, gold, and platinum can be used alone or as alloys with these metals or with other metals. Furthermore, other than gold scraps, compounds with high electrical conductivity (for example, ITO and organic conductors) can also be used. However, it is preferable to use the same or similar layers as the first conductor layer and the second conductor layer from the viewpoint of symmetry of electrical properties and repairability by etching. It was also confirmed that various operations such as vapor deposition, electron beam irradiation vapor deposition, and baking after spin code are used alone or in combination to be effective.

また、有機物の単量体を電気化学的に電極表面上で電解
酸化あるいは電解還元して重合反応を生じさせ、重合体
薄膜とする電解重合法は公知であり、例えば「化学工業
」誌第44巻第6号462〜472ページに記載されて
おり、種々の方法を用いて行うことができる。また、単
量体としては上記以外にも種々のものが考えられ、アニ
リン以外のアミン基をもつ芳香族化合物、2,6−キシ
レノール以外のフェノールなどの水酸基をもつ芳香族化
合物、ビロール、チオフェン、フランなどの複素環式化
合物、ベンゼン、アズレン、ピレンなとの縮合芳香族多
核炭化水素、ビニルピリジンなどのビニル化合物、アセ
チレンおよびその誘導体などを用いることが可能である
。これらいずれもが、本発明に適用可能であることは明
かである。
Furthermore, electrolytic polymerization methods in which organic monomers are electrochemically electrolytically oxidized or electrolytically reduced on the surface of an electrode to cause a polymerization reaction to form a thin polymer film are well known, such as those published in Kagaku Kogyo Magazine 44. Vol. 6, No. 6, pages 462-472, and can be carried out using various methods. In addition, various monomers other than those mentioned above can be considered, such as aromatic compounds having an amine group other than aniline, aromatic compounds having a hydroxyl group such as phenol other than 2,6-xylenol, virol, thiophene, It is possible to use heterocyclic compounds such as furan, aromatic polynuclear hydrocarbons condensed with benzene, azulene, pyrene, etc., vinyl compounds such as vinylpyridine, acetylene and its derivatives, and the like. It is clear that all of these are applicable to the present invention.

また本発明は、このほかにも第1の導電体配線上に、非
線形電気伝導層を選択形成できる方法すべてに適用でき
ることは容易に推測できるが、例えば電気泳動による帯
電分子の電極上への選択吸着による方法(いわゆる電着
法)にも適用できることは確認した。
In addition, it can be easily assumed that the present invention can be applied to any method that can selectively form a nonlinear electrically conductive layer on the first conductor wiring, such as selecting charged molecules onto an electrode by electrophoresis. It was confirmed that the method using adsorption (so-called electrodeposition method) can also be applied.

[発明の効果] 以上説明したように本発明によれば、従来3回のフォト
エツチング工程を要したアクティブ素子基板の製造工程
が、2回のフォトエツチング工程で済み、電気光学装置
の製造プロセスのスルーブツトが向上する。また、この
とき画素電極と第1の導電体配線は同時に形成され、露
光時に画素電極と第1の導電体配線とが短絡しないよう
に精密に位置合わせする必要がなくなるため、フォトエ
ツチング精度ぎりぎりまで画素電極を大きくすることが
でき、開口率の向上にも効果がある。
[Effects of the Invention] As explained above, according to the present invention, the manufacturing process of an active element substrate, which conventionally required three photoetching steps, can be reduced to two photoetching steps, thereby improving the manufacturing process of electro-optical devices. Improves throughput. In addition, at this time, the pixel electrode and the first conductor wiring are formed at the same time, and there is no need for precise alignment to prevent short circuit between the pixel electrode and the first conductor wiring during exposure, so the photoetching accuracy is close to the limit. The pixel electrode can be made larger, which is also effective in improving the aperture ratio.

また、従来の酸化タンタル絶縁膜によるHIM素子のよ
うに、第1導電体であるタンタルを酸化させることで酸
化タンタルの絶縁膜を形成する場合と異なり、本発明に
よれば、第1の導電体配線上に膜を付着させることで絶
縁膜を形成するため、第1導電体配線の膜厚を減少させ
ない、従って、金属薄膜の形成時に、導電体薄膜の膜減
りを考慮して予め厚くしておく必要がなく、金属薄膜形
成のスルーブツトが向上する。これによっても、製造プ
ロセスのスルーブツトが向上し、製造コスト面で非常に
有利になる。
Further, unlike a conventional HIM element using a tantalum oxide insulating film, in which a tantalum oxide insulating film is formed by oxidizing tantalum, which is the first conductor, according to the present invention, the first conductor is Since the insulating film is formed by depositing a film on the wiring, the film thickness of the first conductor wiring is not reduced. Therefore, when forming the metal thin film, the thickness of the conductor thin film is taken into consideration beforehand. This improves the throughput of metal thin film formation. This also improves the throughput of the manufacturing process and is very advantageous in terms of manufacturing costs.

さらに、既に提案したフォトマスク2枚工程による製造
方法で必要だった精密なプロセス制御(第1導電体層の
形成条件、第2導電体層の形成条件、非線形電気伝導層
の形成条件、第2の導電体配線のためのフォトエツチン
グ条件など〉に対し、本発明の製造方法では各々の余裕
度が非常に大きくなるため、安定して高い歩留まりでア
クティブ素子基板を作成することが可能となり、製造方
法として非常に有用である。
Furthermore, the precise process control (forming conditions for the first conductive layer, forming conditions for the second conductive layer, forming conditions for the nonlinear electrically conductive layer, photoetching conditions for conductor wiring, etc.), the manufacturing method of the present invention has a very large margin for each, making it possible to create active element substrates with a stable and high yield, and manufacturing This is a very useful method.

そのうえ、膜形成がもしも不完全だった場合や、第2電
極が形成される前になんらかの損傷を受けた場合には、
従来の製造方法ではM工M素子が短絡型の欠陥になって
しまっていたが、本発明の製造方法によれば、画素電極
上の不用な第1導電体層の除去と同時に、損傷部分の第
1導電体層もエツチングを受けて、素子の修復が行なわ
れるため、非常に低欠陥となるという効果も現れ、本発
明は製造方法としてさらに有用である。
Moreover, if the film formation is incomplete or if the second electrode is damaged in some way before it is formed,
In the conventional manufacturing method, the M element has a short-circuit type defect, but according to the manufacturing method of the present invention, the damaged part is removed at the same time as removing the unnecessary first conductor layer on the pixel electrode. Since the first conductive layer is also etched and the device is repaired, the present invention is further useful as a manufacturing method because the number of defects is extremely low.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本究明によるアクティブ素子基板の製造工程を
説明する図である。 第1図(a)は、画素用導電体膜および第1導電体膜形
成を表わす断面図。 第1図(b)は、フォトエツチングによって形成された
画素電極と第1導電体配線のパターンを表わす上面図。 第1図(c)は、第1図(b)のA−B線における断面
図。 第1図(d)は、非線形電気伝導層の形成を表わす上面
図。 第1図(e)は、第1図(d)のC−D線における断面
図。 第1図(f)は、画素電極上の不要な第1の導電体の除
去工程によって、画素電極上の第1の導電体が除去され
たところを表わす上面図。 第1図(g)は、第1図(f)のE−F線における断面
図。 第1図(h)は、第2の導電体薄膜の形成を表わす断面
図。 第1図(i)゛は、フォトエツチングによって形成され
た第2導電体配線のパターニングによって完成した、ア
クティブ素子基板の上面図、第1図(j)は第11ff
a (i) (DG−H線における断面図である。 101・・・・・・基板 102・・・・・・画素電極用導電体 103・・・・・・第1導電体 104・・・・・・非線形電気伝導層 105・・・・・・画素電極 106・・・・・・第2導電体 107・・・・・・第2の導電体配線 第2図は、従来発明者らが提案した、フォトマスク2枚
・フォトエツチング工程2回によるアクティブ素子基板
の製造工程を説明する図である。 第2図(a)は、画素用導電体膜および第1導電体膜形
成を表わす断面図。 第2図(b)は、フォトエツチングによって形成された
画素電極と第1導電体配線のパターンを表わす上面図。 第2図(C)は、第2図(b)のA−B線における断面
図。 第2!!I (d)は、非線形電気伝導層の形成を表わ
す上面図。 第2図(e)は、第2図(c)のC−D線における断面
図。 第2図(f)は、第2の導電体薄膜の形成を表わす断面
図。 第2図(g)は、フォトエツチングによって形成された
第2導電体配線のパターニングによって完成した、アク
ティブ索子基板の上面図。 第2図(h)は、第2図(g)のE−F線における断面
図である。 201・・・・・・基板 202・・・・・・画素電極用導電体 203・・・・・・第1導電体 204・・・・・・第1の導電体配線 205・・・・・・非線形電気伝導層 206・・・・・・第2導電体 207・・・・・・第2の導電体配線 208・・・・・・画素電極 209・・・・・・第1導電体の残ったもの以   上
FIG. 1 is a diagram illustrating the manufacturing process of an active element substrate according to the present research. FIG. 1(a) is a cross-sectional view showing formation of a pixel conductor film and a first conductor film. FIG. 1(b) is a top view showing a pattern of a pixel electrode and a first conductor wiring formed by photoetching. FIG. 1(c) is a sectional view taken along line A-B in FIG. 1(b). FIG. 1(d) is a top view showing the formation of a nonlinear electrically conductive layer. FIG. 1(e) is a sectional view taken along the CD line in FIG. 1(d). FIG. 1(f) is a top view showing the first conductor on the pixel electrode having been removed in the step of removing the unnecessary first conductor on the pixel electrode. FIG. 1(g) is a sectional view taken along line E-F in FIG. 1(f). FIG. 1(h) is a cross-sectional view showing the formation of the second conductor thin film. FIG. 1(i) is a top view of the active element substrate completed by patterning the second conductor wiring formed by photoetching, and FIG. 1(j) is the 11ff
a (i) (This is a cross-sectional view taken along the line DG-H. 101...Substrate 102...Pixel electrode conductor 103...First conductor 104... ...Nonlinear electrically conductive layer 105...Pixel electrode 106...Second conductor 107...Second conductor wiring FIG. 2A is a diagram illustrating the proposed manufacturing process of an active element substrate using two photomasks and two photoetching steps. FIG. Figure 2(b) is a top view showing the pattern of the pixel electrode and the first conductor wiring formed by photoetching. Figure 2(C) is the line A-B in Figure 2(b). 2!!I (d) is a top view showing the formation of a nonlinear electrically conductive layer. FIG. 2(e) is a sectional view taken along line CD in FIG. 2(c). Figure (f) is a cross-sectional view showing the formation of the second conductor thin film. Figure 2 (g) is the upper surface of the active cable substrate completed by patterning the second conductor wiring formed by photoetching. Figure 2 (h) is a cross-sectional view taken along the line E-F in Figure 2 (g). 201...Substrate 202...Pixel electrode conductor 203... ...First conductor 204...First conductor wiring 205...Nonlinear electrically conductive layer 206...Second conductor 207... Second conductor wiring 208... Pixel electrode 209... More than what remains of the first conductor

Claims (1)

【特許請求の範囲】 一対のアクティブ素子基板と対向基板間に液晶が挟持さ
れ、該アクティブ素子基板上には少なくとも、第1の導
電体配線、該第1の導電体配線上に形成された有機薄膜
からなる非線形電気伝導層、複数の画素に対応する画素
電極、該非線形電気伝導層を介して、該第1の導電体配
線と該画素電極を電気的に接続する第2の導電体配線が
形成されてなる電気光学装置の製造方法において、少な
くとも、 a、基板上に、画素電極、および補助的に第1の導電体
配線の構成要素となる、導電体層を形成する工程、 b、前記導電体層上に、第1の導電体配線の主たる構成
要素となる、第1導電体層を形成する工程、 c、1回の露光で、第1の導電体配線と画素電極を同時
にパターン形成する、フォトエッチング工程、 d、前記第1の導電体配線上に、選択的に非線形電気伝
導層を形成する工程、 e、選択的に形成された、前記非線形電気伝導層をレジ
ストとして、前記画素電極上に残っている不要な第1導
電体層を除去するエッチング工程、f、第2の導電体配
線用の第2導電体層を形成する工程、 g、第2の導電体配線をパターン形成するフォトエッチ
ング工程 からなることを特徴とする電気光学装置の製造方法。
[Scope of Claims] A liquid crystal is sandwiched between a pair of active element substrates and a counter substrate, and on the active element substrate there is at least a first conductive wiring and an organic layer formed on the first conductive wiring. A nonlinear electrically conductive layer made of a thin film, a pixel electrode corresponding to a plurality of pixels, and a second electrically conductive wire that electrically connects the first electrically conductive wire and the pixel electrode via the nonlinear electrically conductive layer. A method for manufacturing an electro-optical device, comprising: a. forming a conductive layer on the substrate, which becomes a component of a pixel electrode and auxiliary first conductive wiring; b. Step of forming a first conductor layer, which is a main component of the first conductor wiring, on the conductor layer; c. Simultaneously patterning the first conductor wiring and the pixel electrode in one exposure; d. selectively forming a nonlinear electrically conductive layer on the first conductor wiring; e. using the selectively formed nonlinear electrically conductive layer as a resist to form the pixel. Etching step to remove unnecessary first conductor layer remaining on the electrode, f. Step of forming a second conductor layer for the second conductor wiring, g. Pattern formation of the second conductor wiring. 1. A method of manufacturing an electro-optical device, comprising a photo-etching process.
JP1221223A 1989-08-28 1989-08-28 Production of electrooptical device Pending JPH0383022A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1221223A JPH0383022A (en) 1989-08-28 1989-08-28 Production of electrooptical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1221223A JPH0383022A (en) 1989-08-28 1989-08-28 Production of electrooptical device

Publications (1)

Publication Number Publication Date
JPH0383022A true JPH0383022A (en) 1991-04-09

Family

ID=16763397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1221223A Pending JPH0383022A (en) 1989-08-28 1989-08-28 Production of electrooptical device

Country Status (1)

Country Link
JP (1) JPH0383022A (en)

Similar Documents

Publication Publication Date Title
JP4199357B2 (en) Liquid crystal display device and manufacturing method thereof
JP2008107849A (en) Liquid crystal display device and its manufacturing method
JP2605382B2 (en) Active matrix substrate manufacturing method
US5274482A (en) Matrix array using MIM device and α and β tantalum electrodes
JPH0383022A (en) Production of electrooptical device
JP2870016B2 (en) Liquid crystal device
JP2778746B2 (en) Liquid crystal display device and method of manufacturing electrode substrate
JPH075450A (en) Substrate with transparent wiring and its production
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
JPS62160424A (en) Ferroelectric liquid crystal element
JP2001188240A (en) Electronic device having transparent conductive film
KR0145898B1 (en) Pad making method and structure of liquid crystal display device
JP3074866B2 (en) Nonlinear element, method of manufacturing the same, and electro-optical device using the nonlinear element
JPH0466919A (en) Production of liquid crystal display device
JPH05249490A (en) Production of tft array substrate
KR20050003515A (en) A array substrate and the fabrication method for LCD
JPH03237435A (en) Bidirectional nonlinear resistance element and active matrix liquid crystal panel using bidirectional nonlinear resistance element and production thereof
JPH07114043A (en) Liquid crystal display device and its production
JPH03150504A (en) Production of color filter
JPH07168208A (en) Active matrix system liquid crystal display
JPS63253332A (en) Liquid crystal display device
JPS6173373A (en) Thin-film transistor
JPH06308539A (en) Production of matrix array substrate
KR100252307B1 (en) Method for manufacturing lcd and the structure by the same method
JPH05297415A (en) Liquid crystal display device and its production