JPH0380882A - コインで作動する遊戯ゲーム機用制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、コイン作動の遊戯ゲーム機を制御するマイク
ロプロセッサに関し、特に指示灯およびソレノイドの如
き種々の電気的に作動される諸装置を制御し、またコイ
ン作動遊戯ゲーム機におけるスイッチの状態を決定する
ための回路に関する。

（背景技術） ピンボール・マシンの如きボールが転動する形式の大部
分のコイン作動の遊戯用あるいはゲーム・センター・タ
イプのゲーム機は、ツレメイドで作動するキツカー（跳
反り要素）および打撃バンパーならびに多数の照明灯の
如き多数の電気的に作動する諸装置を含む。最近のゲー
ム機においては、これらの諸装置は典型的にはマイクロ
プロセッサで制御されている。更に、このような形式の
コイン作動ゲームは、点数勘定のためボールの位置なら
びに種々の照明灯および他の電気的に作動される諸装置
の作動に関してマイクロプロセッサに情報を提供する多
数のボールで作動するスイッチを通常含んでいる。

（発明が解決しようとする課題） これまでのマシンでは、これらの装置の各々を個々に配
線するか、あるいはある場合には、マトリックス型の配
線装置を使用することが慣例であった。典型的なピンボ
ール・マシンでは、このようなアプローチは、異なる７
０色の約２４０ｍ（８００フイート）までの配線を必要
とし得る。

配線自体のコストに加えて、製造時の複雑さがマシンの
製造コストを著しく増大する。各配線を特定の装置に対
して個々に接続してハンダ付けを行うことが通常必要と
なることに加えて、コイン作動の遊戯ゲーム機産業では
数カ月毎にモデルを変更することが慣習となっており、
その度ごとに配線系統の設計変更およびこれに加えて新
しいゲームの配線方法を製造要員に教育するコストを必
要とする。

（課題を解決するための手段および作用）従って、本発
明の目的は、直列に多数の装置を接続するプロセッサと
接続されたケーブルを含むコインで作動する遊戯ゲーム
における多数の電気的に作動される装置を制御するため
の回路を提供することにある。各装置は、電源および各
装置と接続される電力線と共に、クロック信号線および
データ線に接続されかつ各装置と関連するメモリー要素
を有している。データは、電力使用のゼロ交差時間部分
においてメモリー要素へ送られる。このメモリー要素は
更に、電気的に作動される諸装置を制御する。

本発明の更に別の目的は、前記諸装置の各々と関連した
メモリー要素がケーブル上のクロック信号に応答してマ
イクロプロセッサからのクロック信号と同期してケーブ
ル上の一連のデータ信号を受取りこれを再び送出するよ
うに、コイン作動遊戯ゲームにおける多数の電気的に作
動される諸装置をプロセッサおよび電源と直列に接続す
るケーブルの提供にある。また、このケーブルには、各
装置と接続される電力線が含まれる。

本発明の他の目的は、１つのケーブルが各スイッチを直
列に接続し１つのメモリー要素が各スイッチと関連する
、コイン作動遊戯ゲーム機におけるスイッチの状態を判
定するためのシステムの提供にある。ロード信号が１つ
のプロセッサから各メモリー要素へ送られると、このメ
モリー要素が前記スイッチの状態がメモリー要素にロー
ドされ、またプロセッサからの・クロック信号に応答し
て、データはケーブルを介してプロセッサに対して各ス
イッチの状態を表わすシリアル形態で送出される。

（実施例） 第１図は、ボール（図示せず）が転動する遊戯フィール
ド１２を含む典型的なコインで作動するビンボール・マ
シンＩＯの簡略化した部分の斜視図を示す。遊戯フィー
ルド１２の表面には、ソレノイドで作動するキツカー１
４〜２０および打撃バンパー２２〜２６の如き種々の電
気的に作動される諸装置が取付けられている。照明灯２
８〜４０は、（通常は）ゲーム機１０の点数勘定ロジッ
クに従って選択的に点灯される。遊戯フィールド１２は
更に、４２〜４６で示されるスイッチの如き遊戯フィー
ルド１２の周囲に置かれた多数のボールで作動されるス
イッチを含む。４２〜４６で示されるスイッチは、遊戯
フィールド１２に対して平坦に固定され、当接術におい
て周知のように、圧力あるいは電磁的に操作することが
できる。このゲーム機ｌＯはまた、遊戯フィールド１２
ヘボールを押し出すための１対の遊戯者が操作するフリ
ッパ−４８，５０を含む。

従来のように、このフリッパ−４８，５０は、ゲームＩ
Ｏ上に置かれた５２の如きボタンにより制御される。

第２図は、２８〜４０の如き指示灯および１４〜２０お
よび２２〜２６の如き装置を、ゲーム制御マイクロプロ
セッサ５４および電源５６の双方に接続する方法の図示
である。本発明の望ましい実施態様においては、各指示
灯および電気的に作動される各装置は、自らが指示灯用
の５８Ａ−Ｃおよび電気的に作動される装置用の６０Ａ
−Ｃにより示される組立て板と関連付けられている。指
示灯組立て板５８Ａ〜Ｃは各々略々同様な構造であり、
フリップフロップ・メモリー要素６２Ａ−Ｃ，スイッチ
ング・トランジスタ６４Ａ−Ｃおよび終端コネクタ６６
Ａ−Ｃを含む。また、板５８Ａ−Ｃには、第２図の照明
即ち照明灯２８〜４０を表わす指示灯６８Ａ−Ｃが固定
されている。

第２図に示した本発明の実施態様においては、トランジ
スタ６／ＩＡ−Ｃの各々が、コネクタ６６Ａ−Ｃの第１
の端子と接続された線７２八〜Ｃにより接地線７０と接
続されている。同様に、指示灯６８Ａ−Ｃは、コネクタ
６６Ａ−Ｃの第２の端子と接続された線７６Ａ−Ｃによ
り、電源５６からの１２ボルトのＤＣ電力線７４に接続
されている。電力は、線８０Ａ−Ｃにより各フリップフ
ロップ６２Ａ−Ｃと更に接続される電源５６からの５ボ
ルト線により、フリップフロップ６６Ａ−Ｃに供給され
る。プロセッサ５４からのクロック信号は、クロック信
号線８２により各ブリッププロップ６６Ａ−Ｃのクロッ
ク入力端子Ｃに与えられる。クロック線８２は、各コネ
クタ６６Ａ−Ｃの第４の端子に取付けられ、線８４Ａ−
Ｃは更に各フリップフロップ６２Ａ−ＣのＣ端子と接続
される。各ブリップフロップ６２Ａ−Ｃのデータまたは
状態入力端子りは、線８６Ａ−Ｃにより各コネクタ６６
Ａ−Ｃにおける第５の端子と接続されている。各コネク
タ６６Ａ−Ｃは、線８８Ａ−Ｃにより各フリップフロッ
プ６２＾〜Ｃの非反転論理出力Ｑに接続される第６の端
子を含んでいる。各ブリップフロップ６２Ａ−Ｃの反転
論理出力Ｑは、抵抗９２Ａ−Ｃを含む線９０Ａ−Ｃによ
り、対応するトランジスタ６４Ａ−Ｃのベースに与えら
れる。

第１の組立て板５８Ａは、コネクタ６６Ａの第５の端子
がプロセッサ５４と更に接続されるＤＡＴＡ１回線９４
と接続される点でそれ以降の組立て板と異なっている。

ロジック線９６は次に、コネクタ６６Ａの第６の端子を
コネクタ６６Ｂの第５の端子に接続する。同様に、線９
８により示される如く、５８Ａ−Ｃのような一連の組立
て板のコネクタ６６Ａ乃至６６Ｃの各６番目の端子が、
以降の組立て板のコネクタ６６Ｂ乃至６６Ｃの第５の端
子と接続されている。５８Ａ−Ｃの如き一連の組立て板
における最後の板５８Ｃにおいては、線９８と対応する
線が存在しない。

次に、指示灯組立て板５８Ａ−Ｃの作動について述べる
。第２図に示された構成の目的は、マイクロプロセッサ
５４の制御下にあるゲームの遊戯に従って指示灯６８Ａ
−Ｃを点灯させることである。

指定された時間間隔で、各指示灯６８Ａ−Ｃの状態がリ
セットされる。本発明の望ましい実施態様においては、
これらの間隔は、線７４上の１２ボルトの給電電圧のゼ
ロ交差点と対応する。線７４上の電力は、全波あるいは
半波整流されたＤＣ電圧のいずれか一方であり得る。種
々のリセット間隔を選択するための相対的な利点あるい
は基準については、第５図乃至第７図に関して以下に論
述する。このリセット間隔において、プロセッサ５６は
、線８２上のＣＬＯＣＫ信号と同期してＤＡＴＡＩ線９
４上にデータ・ストリームを発生させる。５８Ａ−Ｃの
如き一連の指示灯組立て板には、第１の論理信号が最後
の指示灯６８Ｃと対応し、また最後の論理信号が第１の
指示灯６８八と対応する各指示灯６８Ａ−Ｃの板のため
の１つの論理状態が連続して生成される。

例えば、もし１つのストリングに４５個の板５８Ａ乃至
５８Ｃがあるならば、線９４上のプロセッサ５４により
生成される４５の論理状態が存在することになる。線９
４上の第１のＤＡＴＡ１信号は、線８２のＣＬＯＣＫ信
号と組合わせて、結果として線８４Ａにフリップフロッ
プ６２への出力Ｑ１即ちＤＡＴＡ１線９４上の第１の論
理信号と対応する論理信号を生じることになる。線８２
上の次のＣＬＯＣＫ信号において、線９４上の対応する
第２のＤＡＴＡＩ論理信号は、結果として線９４上の論
理状態と対応するようリセットされるフリップフロップ
６２ＡのＱ出力を生じるが、ＣＬＯＣＫ信号と組合わさ
れる線９６上の前の論理信号は、フリップフロップ６２
Ｂの出力Ｑにこの線上の論理状態を反映させることにな
る。このように、フリップフロップ６２Ａ−Ｃの各々の
出力ＱおよびＱは、指示灯６８Ａ−Ｃの数と対応する数
のクロック・サイクルの終りにおいて指示灯６８Ａ−Ｃ
の所望のオン／オフ条件を反映する論理状態にセットさ
れることになる。

−旦フリップフロップ６２＾〜Ｃがセットされると、非
反転出力Ｑが有効となり、トランジスタ６４Ａ〜Ｃの各
々のベースにスイッチング電圧を加えることにより、指
示灯６８Ａ−Ｃに流れる電流を制御することになる。こ
のように、フリップフロップ即ちメモリー要素６２Ａ−
Ｃは・、新しい一連のＣＬＯＣＫ信号および対応するＤ
ＡＴＡＩ信号がプロセッサ５４により生成された時、指
示灯６８八〜Ｃを予め定められたオン／オフ条件に維持
するよう働く。

装置組立て板６０Ａ−Ｃは、指示灯組立て板５８Ａ−Ｃ
と略々同様に構成され作動する。主な相違は、電源５６
から線９７を経て板６０Ａ−Ｃ上の電気的に作動される
各装置９８Ａ−Ｃに４０ボルトの半波または全波のＤＣ
電圧が加えられること、およびプロセッサ５４からのＤ
ＡＴＡ２信号が線１００を経て板６０Ａ−Ｃ上の各フリ
ップフロップ１．０２Ａ−Ｃのデータ入力端子りに加え
られることである。それ以外では、板６０Ａ−Ｃ上の諸
要素は板５８Ａ−Ｃ上の要素と対応している。例えば、
スイッチング・トランジスタ１０６Ａ−Ｃは、機能にお
いては、フリップフロップ１０２Ａ−ＣのＱ出力に応答
して装置９８Ａ−Ｃに対して電力を加えるよう働く点で
、トランジスタ６４Ａ−Ｃと対応している。また、−群
の端子を有するコネクタ１０４八〜Ｃは、コネクタ６６
八〜Ｃが線７８と８２が接続された対応する端子によっ
て構成されているのと同様に、６つの端子によって構成
されている。同様に、フリップフロップ１０４Ａ−Ｃの
論理出力Ｑは、例えば、以降の板６０Ｂ乃至６０Ｃへ線
１０８および１１０により送られる。

板６０Ａ−Ｃの動作は、線１００上のプロセッサ５４か
らのＤＡＴＡ２信号が線８２上のＣＬＯＣＫ信号と同期
してリセット間隔において板６０Ａに対して送られる点
で、板５８Ａ−Ｃと同じである。ＤＡＴＡ２信号は、装
置９８Ａ−Ｃの所要の作動条件を表わす。

このように、装置９８Ａ−Ｃの動作は、ゲーム遊戯プロ
グラムに従ってプロセッサ５４により制御することがで
きる。一連のＤＡＴＡ２信号は、装置９８Ａ−Ｃの所要
の作動条件を表わす。

第２図は、これにより指示灯組立て板５８Ａ−Ｃがプロ
セッサ５４と電源５６に直列に接続され、また電気的に
作動される装置組立て板６〇八〜Ｃが同様にプロセッサ
５４および電源５６に直列に接続される構成を示してい
る。しかし、指示灯組立て板５８Ａ−Ｃおよび装置組立
て板６０Ａ−Ｃの双方を２つのタイプの板５８Ａ−Ｃお
よび６０Ａ−Ｃが混成された一連即ちストリングに接続
することも可能である。

このような構成を容易にするためには、コネクタ６６Ａ
−Ｃおよび１０４Ａ−Ｃは、１２ボルトの電力線７４あ
るいは４０ボルトの電力線の双方に適応できる１つの別
の端子を持つことが必要となる。指示灯６８Ａ−Ｃおよ
び電気的に作動される装置ＬＯ６Ａ−Ｃは、コネクタ６
６Ａ−Ｃあるいは１０４Ａ−Ｃ上の適当な端子と接続さ
れることになろう。

第３図は、プロセッサ５４に対して、１１２Ａ−Ｃの如
き多数のスイッチあるいはボール検出装置の条件につい
ての情報を与えるための回路を示している。各スイッチ
１１２Ａ−Ｃと関連しているのは、各センサ板組立体１
１４Ａ−Ｃである。各センサ板は、メモリー要素即ちフ
リッププロップ１１６Ａ−Ｃ。

ＯＲゲートｔｉｓ八〜０１反転入力端子１２２Ａ−Ｃと
共に構成された第１のＡＮＤゲート、第２のＡＮＤゲー
ト１２４Ａ−Ｃ，および大容量端末コネクタ１２６Ａ〜
Ｃを含む。第１のＡＮＤゲート１２ＯＡ−Ｃの出力は、
線１２８Ａ−ＣによりＯＲゲート１１８八〜Ｃの１つの
入力に接続され、ＯＲゲート１１８Ａ−Ｃの出力は線１
３０Ａ〜Ｃによりフリップフロップ１１６八〜Ｃのデー
タ入力端子りに接続されている。スイッチ１１２Ａ−Ｃ
の各々は、線１３２Ａ−Ｃにより、第１のＡＮＤゲート
１２０Ａ−Ｃの非反転端子に接続され、また反転入力端
子１２２八〜Ｃは線１３４八〜Ｃによりコネクタ１２６
Ａ−Ｃの第４の端子に接続されている。各フリップフロ
ップ１１６Ａ−Ｃの給電端子は、線１．３６Ａ−Ｃによ
りコネクタ１２６Ａ−Ｃの第２の端子に接続され、クロ
ック端子Ｃは線１３８Ａ−Ｃによりコネクタ１２６Ａ−
Ｃの第１の端子に接続され、反転出力端子Ｑは線、１４
０Ａ−Ｃによりコネクタ１２６Ａ−Ｃの第３の端子に接
続されている。第２のＡＮＤゲート１２４Ａ−Ｃの各々
の出力をＯＲゲート１１８Ａ−Ｃの第２の入力に、また
２つの入力を第２のＡＮＤゲート１２４Ａ−Ｃに接続す
る結線は、それぞれ線１４４Ａ−Ｃおよび１４６Ａ−Ｃ
によりコネクタ１２６八〜Ｃの第４と第５の端子に接続
されている。プロセッサ５４は、コネクタ１２６への第
３の端子に接続されたデータ線１４８を介してコネクタ
１１４Ａ−Ｃの各々からデータを受取り、ＬＯＡＤ信号
を線１５０上で各コネクタ１２６Ａ−Ｃの第４の端子へ
加える。ＣＬＯＣＫ信号は、線８２上でコネクタ１２６
Ａ〜Ｃの第１の端子へ送られ、５ボルトの電圧が線７８
により各コネクタ１２６＾〜Ｃの第２の端子へ与えられ
る。第３図の回路においては、コネクタ１２６Ａ〜Ｃの
各々は、図に示すように線１５２および１５４により以
降の端子の第３の端子に接続された第５の端子を有して
いる。

第３図の回路の動作については、第４図のタイミング図
に関して記述する。プロセッサ５４は、第４図の１５６
および１５８により示されるように、線８２上の第１の
ＣＬＯＣＫ信号と同期して線１５０上にＬＯＡＤ信号を
生成する。この時、入力端子１２２Ａ−Ｃに与えられる
ローのＬＯＡＤ信号１５６は、スイッチ１１２Ａ−Ｃの
条件を表わす線１３２Ａ−Ｃ上の信号がＡＮＤゲート１
２０Ａ−ＣおよびＯＲゲート１１８Ａ−Ｃを介してフリ
ップフロップ１１６Ａ−Ｃのデータ入力端子りへ送られ
ることを許す。端子Ｃに与えられる同時のＣＬＯＣＫ信
号１５８が、各スイッチ１１２Ａ−Ｃの状態を表わすフ
リップフロップ１１６Ａ−Ｃの端子Ｑ上に論理出力信号
を結果として生じることになる。次いで、各板１１４Ａ
−Ｃ毎に１つのＣＬＯＣＫ信号が存在するように、一連
のＣＬＯＣＫパルスが、全体的に１６０で示されるよう
にプロセッサ５４により線８２上に生成される。各フリ
ップフロップ１１．６Ａ−Ｃの論理出力Ｑが線１４６Ａ
〜Ｃ上を各ＡＮＤゲート１２４Ａ−Ｃの１つの入力に対
して与えられるため、各ＡＮＤゲート１２４Ａ−Ｃの他
方の入力および各フリップフロップ１１６＾〜Ｃの入力
Ｃへ同時に与えられるＬＯＡＤ信号１５６が、各ＣＬ　
ＯＣＫパルス１６０に対する前のフリップフロップの出
力Ｑを反映する各フリップフロップ１１６Ａ−Ｃの論理
出力Ｑを結果として生じることになる。このように、各
スイッチ１１２Ａ−Ｃの状態が、第４図の１６２に示さ
れるＤＡＴＡパルスにより示される如きＣＬＯＣＫパル
スと同期して、プロセッサ５４に対しＤＡＴＡ線１４線
上４８上送出されることになる。

第５図および第６図のブロック図は、ゲーム装置の構成
に関する本発明の柔軟性を図で示す。

例えば、第５図においては、第６図の指示灯組立て板５
８Ａ−Ｃおよび装置組立て板６０Ａ−Ｃが参照番号１６
４Ａ−Ｃおよび１６６Ａ−Ｃにより示されるブロックに
より全体的に示される。板１６４Ａ−Ｃおよび１６６Ａ
−Ｃは、指示灯組立て板５８Ａ−Ｃ１あるいは装置組立
て板６０Ａ−Ｃ，あるいは２つのタイプの組立て板の混
成のいずれか■つであり得る。説明を簡単にするため、
ブロック１６４Ａ−Ｃおよび１６６Ａ−Ｃにおける板は
装置１乃至装置Ｎと呼ばれる。

本実施態様においては、１６４Ａ−Ｃにより示される装
置１乃至装置Ｎ　／　２　、’および１６６Ａ−Ｃによ
り示される装置Ｎ／２＋１乃至装置Ｎ１という２連即ち
２ストリングの装置があるが、この場合各ストリングの
装置の番号は等しい。また、簡素化のため、第２図のグ
ラウンド線７０および５ボルト給電線７８は省略した。

第５図の構成においては、ＤＡＴＡ信号およびＣＬＯＣ
Ｋ信号は、プロセッサ５４からそれぞれ線１６８および
線（７０を介してストリング１６４Ａ−Ｃおよび１６６
Ａ−Ｃの双方に送られる。

しかし、本実施態様においては、電源５６は、線１７２
上で第１のストリング１６４Ａ−Ｃに対して全波整流さ
れたＤＣ電圧の位相Ａを、また線１７４上で第２のスト
リング１６６Ａ−Ｃに対してＤＣ電圧の位相Ｂを与える
。ＤＣ電源の個々の位相を２連の１６４八〜Ｃおよび１
６６八〜Ｃに対して与える利点については、以下に第７
図に関連して記述する。

第５図に示した回路の作動は、第２図の回路の作動と略
々同じである。第５図の目的の１つは、１６４Ａ〜Ｃお
よび１６６Ａ−Ｃの如き組克て板が多数の異なる並列ス
トリング形態に有効に配置できることを示すことである
。例えば、あるゲームは、１６４Ａ−Ｃの如き唯１つの
ストリングしか必要としないように限られた数の指示灯
あるいは電気的に作動される装置を必要とするに過ぎな
い。一方、あるゲームは、１つのストリングに容易に収
容できるよりも多くの装置を必要とし得る。例えば、指
示灯６８Ａ−Ｃの数が９０を越えまたマイクロプロセッ
サのクロック速度が１００ＫＦＩｚである第２図の５８
Ａ−Ｃの如き指示灯ストリングの場合には、リセント間
隔中に９０の信号プラスＣＬＯＣＫ信号を生成するため
必要な時間の持続時間が指示灯の点滅を結果として生じ
得る。ストリング数の決定に際しては、１つの構成要素
が１６４Ａ−Ｃまたは１６６Ａ−Ｃの如き組立て板の１
つにおいて故障するとこのストリング全体が作動不能と
なるおそれがあることを含む曲の基準もまた考慮に入れ
るべきである。このように、並列にリンクされた組立て
板の数を増加することにより、ゲーム１０の作動および
保守を簡単にすることができる。

結果として、１つのストリングに接続されるべき組立て
板の数を選択する際、ゲームにおける指示灯および装置
の数、材料および組立体のコスト、ＣＬＯＣＫ信号速度
、ならびに稼働および保守の考慮を含む多数の要因を考
慮に入れるべきである。

第６図は、装置の組立て板１７６＾〜Ｃのストリングお
よびスイッチ板１７８Ａ−Ｃのストリングを組合わせる
本発明の一実施態様を示すブロック図である。第６図の
図は、グラウンド線７０と共に動力線７４．７８．８２
．９６が省かれる点において、第２図および第３図の概
略図に比して簡略化されている。第６図の構成の作動は
、第２図および第３図の回路と類似している。装置の制
御データは、線１８２上のＣＬ　ＯＣＫ信号と同期して
、プロセッサ５４から１１１８０上を装置１７６八〜Ｃ
へ送られる。スイッチ板１７８Ａ−Ｃは、線１５０上の
ＬＯＡＤ信号および線１８０上のＣＬＯＣＫ信号に応答
して、プロセッサ５４に対して板１７８と関連する１１
２Ａ−Ｃの如きスイッチの状態を表わすデータを送出す
る。

また、１７８Ａ−Ｃの如きスイッチ板を１６４Ａ−Ｃの
如き装置板と組合わせることも可能である。

このような組合わせは、ロード線１５０およびデータ戻
り線１４８を収容するため、第２図の１２６Ａ〜Ｃの如
き大容量端末コネクタ上に別の端子が必要となろう。

第７図には、それぞれＤＣ電圧１８４の位相ＡおよびＢ
に対する１８６および１８８で示した対応する半波整流
されたｌ）　Ｃ電圧と共に、１８４で示した全波整流さ
れたＤＣ電圧が示されている。第５図の前の論述に関し
て示すように、１８４の如き１つの全波整流された電源
のＤＣ電圧は装置１６４Ａ−Ｃおよび１６６Ａ−Ｃに対
して印加することができ、あるいはまた、１８６および
１８８の如く２つの半波整流されたＤＣ電圧は第５図の
線１７２および１７４上で使用することができる。１つ
の全波整流された電圧１８４の代わりに、２つの半波整
流された電圧１８６．１８８を使用する利点は、線１６
８上でデータ・パルスを装置１６４Ａ−Ｃおよび１６６
Ａ−Ｃに対して送出するためのより多くの時間または回
数を許容することである。例えば、線１７２上のデータ
は位相Ｂの間装置１６４Ａ−Ｃヘロードされ、線１７４
上のデータは位相Ａの間装置１６６Ａ−Ｃヘロードされ
ることになる。このような試みは、その時線１７２また
は１７４に電力を印加した装置の作動との干渉を避ける
ため、第５図の破線により示される如き２組の装置１６
４Ａ−Ｃおよび１６６Ａ−Ｃに対するＣ　ＬＯＣＫ信号
の個々のソースを必要とすることに注意すべきである。

プロセッサ５４が線１６８上のデータを装置にロードす
るには半位相全体を有するため、前に述べた潜在的な点
滅問題なしに更に多数の装置を■つのストリングに取付
けることができる。前に示したように、１８４の如き全
波整流された電圧を使用する時、データのローディング
は、望ましくは第７図の１８９に示されるようにゼロ交
差点付近の非常に小さな時間間隔内で行われねばならな
い。

第７図に関して前に述べたように第５図の制御装置を実
現するため、ゼロ交差検出回路１９０がＡＣ電源１９１
に接続されている。ＡＣ電源１９１は、ＡＣ電力をＤＣ
電源５６に提供し、ゼロ交差検出回路１９０はマイクロ
プロセッサ５４に対してＡＣ電力のゼロ交差点を、従っ
て線１７２．１７４上のＤＣ電圧の１８９の如きゼロ交
差点を提示する。

第８図には、第２図の６８Ａの指示灯の如き電子的に操
作される装置を遊戯フィールド１２の裏面に固定するた
め使用できる（９２により全体的に示される指示灯組立
体１９２の図が示される。

組立体１９２を遊戯フィールド■２に取付けるため使用
されるブラケット１９４が、指示灯ソケット１９６およ
び印刷回路板１９８に対して固定される。再び第２図の
回路図によれば、トランジスタ６４Ａおよび大容量端末
コネクタ６６Ａｌよ印刷回路板１９８に接続される。ま
た、印刷回路板には、フリップフロップ６２Ａを含む集
梢回路２００が接続されている。

簡単にするため、印刷回路板１９８上の電気的な接続は
第８図には図示されないが、実施においては第２図に示
した接続と一致する。このため、第８図の構成は、第２
図の組立て板５８Ａ−Ｃの望ましい物理的な実施態様の
例示であり、装置組立て板６０Ａ−Ｃに対して類似の構
造が使用できることが理解されよう。

上記の如き本発明は、最小限の電気的配線を用いながら
、指示灯およびソレノイドで操作される装置の如き多数
の電気的に作動される装置を柔軟性に富む方法でマイク
ロプロセッサに接続する能力を含む多くの非常に実質的
な利点を有する。更に加えて、第８図に示した形式の組
立て板を使用することは、種型的な構成要素を有する単
一の組立体を用いることによって、コインで作動する遊
戯ゲームにおいて諸装置をマイクロプロセッサに接続す
るためのコストを更に低減することを可能にする。

【図面の簡単な説明】

第１図はコイン作動のビンボール装置の斜視図、第２図
は多数の電気的に作動される諸装置をマイクロプロセッ
サに接続する回路の概略図、第３図は多数のスイッチを
マイクロプロセッサに接続する回路の概略図、第４図は
第３図の回路に対するタイミング図、第５図は多数の電
気的に作動される諸装置をマイクロプロセッサと接続す
る並列回路のブロック図、第６図は電気的に作動される
諸装置およびスイッチをマイクロプロセッサに接続する
回路のブロック図、第７図は電源の波形図、および第８
図は指示灯組立体の斜視図である。 １０・・・ゲーム機、１２・・・遊戯フィールド、１４
〜２０・・−キッカー、２２〜２６・・・打撃バンパー
、２８〜４０・・・照明灯、４２〜４６・・・スイッチ
、４８．５０・・・フリツバ−５２・・・ボタン、５４
・・・マイクロプロセッサ、５６・・・ＤＣ電源、５８
八〜Ｃ・・・指示灯組立て板、６０Ａ−Ｃ・・・装置組
立て板、６２Ａ−Ｃ・・・フリップフロップ・メモリー
要素、６４Ａ−Ｃ・・・スイッチング・トランジスタ、
６６Ａ−Ｃ・・・終端コネクタ、６８Ａ−Ｃ・・・指示
灯、７０・・・グラウンド線、７２Ａ−Ｃ，７６Ａ−Ｃ
，８０Ａ−Ｃ，８４Ａ−Ｃ。 ８６Ａ−Ｃ，８８Ａ−Ｃ１９０Ａ−Ｃ，９／ｌ、９８．
１００・・・線、７４・・・ＤＣ電力線、８２・・・Ｃ
ＬＯＣＫ信号線、９２Ａ−Ｃ−・・抵抗、９６・・・論
理信号線、１０２Ａ−Ｃ，１１６Ａ−Ｃ・・・フリップ
フロップ、１０４Ａ−Ｃ，１２６Ａ−Ｃ・・・大容量端
末コネクタ、１０６Ａ−Ｃ・・・スイッチング・トラン
ジスタ、１１２Ａ−Ｃ・・・スイッチ、１１４Ａ〜Ｃ・
−センサ組立て板、１１８八〜Ｃ・・・ＯＲゲート、１
２ＯＡ−Ｃ。 １２／ＩＡ−Ｃ・・・Ａ　Ｎ　Ｉ）ゲート、１２２Ａ−
Ｃ・・・反転入力端子、１２８Ａ−Ｃ，１３０Ａ−Ｃ，
１３２Ａ−Ｃ，１３４Ａ−Ｃ，１３６Ａ−Ｃ。 １３８Ａ−Ｃ，１４０八〜Ｃ，１４２Ａ−Ｃ，１４４Ａ
−Ｃ，、１４６Ａ−Ｃ。 １５０・・・線、１４８・・・データ戻り線、１５０・
・・負荷線、１６４Ａ−Ｃ，１６６Ａ−Ｃ・・・組立て
板、１７２．１７４．１８０．１８２・・・線、１７８
Ａ−Ｃ・・・スイッチ組立て板、１９０・・−ゼロ交差
検出回路、１９１・・・ＡＣ電源、１９２・・・指示灯
組立体、１９４・・・ブラケット、１９６・・・指示灯
ソケット、１９８・・・印刷回路板、２００・・・集積
回路。 図面の浄ｉＦ（内容に変更なし） 手 続 補 正 書法カ １、事件の表示 平成２年特許願第９９１６９号 ２、発明の名称 コインで作動する遊戯ゲーム機用制御回路３゜ 補正をする者 事件との関係　　　特許出願人 住所 名　称　　ミツドウェイ・マニュファクチャリング・カ
ンパニー ４、代理人 住所 東京都千代田区人手町二丁目２番１号 新大手町ビル　２０６区 ５、補正命令の日付　　平底　２年　７月３１日６、補
正の対象

Claims (1)

1. 【特許請求の範囲】 １、複数の電気的に作動される諸装置をゲーム制御コン
   ピュータに作用的に接続するための遊戯ゲーム機におい
   て使用されるシステムにおいて、 電気的に作動される前記各装置に作用的に接続された制
   御組立体と、 前記ゲーム制御コンピュータが前記電気的に作動される
   諸装置を選択的に制御することを許すため、前記制御組
   立体を前記ゲーム制御コンピュータと直列に作用的に接
   続する制御回路と、 を含むことを特徴とするシステム。 ２、前記制御回路が、前記ゲーム制御コンピュータと前
   記制御組立体との間に作用的に接続されたデータ線とク
   ロック線を含むことを特徴とする請求項１記載のシステ
   ム。 ３、前記制御組立体の各々が、前記データおよびクロッ
   ク線に作用的に接続されたメモリー要素を含むことを特
   徴とする請求項２記載のシステム。 ４、前記各制御組立体が、前記メモリー要素の出力と、
   前記制御組立体と関連する電気的に作動される装置とに
   作用的に接続されたスイッチを含み、該スイッチは、前
   記メモリー要素の出力に応答して前記電気的に作動され
   る装置を有効に制御するものであることを特徴とする請
   求項３記載のシステム。 ５、前記制御回路は更に、電源と前記制御組立体との間
   に接続された装置給電線を含み、前記各制御組立体は、
   前記スイッチに応答して前記給電線からの電力をその関
   連する電気的に作動される装置に供給する手段を含むこ
   とを特徴とする請求項４記載のシステム。 ６、前記制御回路は更に、電源と前記制御組立体との間
   に接続されたメモリー給電線を含み、前記メモリー要素
   は該メモリー給電線と接続されていることを特徴とする
   請求項４記載のシステム。 ７、前記制御回路が更に、グラウンドと前記制御組立体
   との間に作用的に接続されたグラウンド線を含むことを
   特徴とする請求項４記載のシステム。 ８、前記メモリー要素の入力は前記データ線からデータ
   を受取り、該メモリー要素の出力は前記データ線に与え
   られることを特徴とする請求項４記載のシステム。 ９、前記制御コンピュータにより前記クロック線上に生
   成されるクロック信号に応答して、前記データ線上で前
   記直列の次の制御組立体におけるメモリー要素のデータ
   入力へ送出する手段を含むことを特徴とする請求項８記
   載のシステム。 １０、前記制御コンピュータは、前記直列の前記制御組
   立体の数とそれぞれ数が等しい前記データ線およびクロ
   ック線上に複数の関連するクロックおよびデータ信号を
   生成する論理手段を含み、前記データ信号は電気的に作
   動される装置の予め決定された制御状態に対応している
   ことを特徴とする請求項９記載のシステム。 １１、前記電気的に作動される装置に与えられる整流さ
   れたＤＣ電圧の供給源を更に含み、前記論理手段は、前
   記整流されたＤＣ電圧のゼロ交差点の予め定められた期
   間内に前記の関連するデータおよびクロック信号を生成
   する手段を含むことを特徴とする請求項１０記載のシス
   テム。 １２、前記電気的に作動される装置に加えられる半波整
   流されたＤＣ電圧の供給源を更に含み、前記論理手段は
   、前記ＤＣ電圧が該電気的に作動される装置に対して加
   えられない期間の間に前記の関連するデータおよびクロ
   ック信号を生成する手段を含むことを特徴とする請求項
   １０記載のシステム。 １３、前記制御組立体の少なくとも１つは、前記クロッ
   ク線および前記メモリー要素のクロック入力と接続され
   た第１の端子と、前記直列の前の制御組立体からの前記
   データ線と接続されかつ前記メモリー要素のデータ入力
   と接続された第２の端子と、前記メモリー要素の出力お
   よび前記直列の次の制御組立体への前記データ線と接続
   された第３の端子とを有するコネクタを更に含むことを
   特徴とする請求項４記載のシステム。 １４、前記コネクタが更に、第１の給電線および前記電
   気的に作動される装置と接続された第４の端子と、第２
   の給電線および前記メモリー要素と接続された第５の端
   子と、グラウンド線および前記スイッチと接続された第
   ６の端子とを 含むことを特徴とする請求項１３記載のシステム。 １５、前記電気的に作動される装置は、第１の電圧供給
   源を要求する第１のセットと、第２の電圧供給源を要求
   する第２のセットとを含み、前記第４の端子が、前記第
   １のセットにおける電気的に作動される装置のみに接続
   され、前記第１の給電線が前記第１の電圧供給源に接続
   され、前記コネクタが、前記第２の電圧供給源からの第
   ３の給電線および前記第２のセットにおける前記電気的
   に作動される装置と接続された第７の端子を含むことを
   特徴とする請求項１４記載のシステム。 １６、複数の電気的に作動される諸装置をゲーム制御コ
   ンピュータに作用的に接続するための遊戯ゲーム機にお
   いて使用されるシステムにおいて、 各組立体が電気的に作動される装置の１つと該電気的に
   作動される装置に作用的に接続されたメモリー要素とを
   含む第１および第２のセットの制御組立体と、 前記第１のセットの制御組立体を制御コンピュータと直
   列に作用的に接続するための第１のデータ線と第１のク
   ロック線とを含む第１の制御回路と、 前記第２のセットの制御組立体を直列に作用的に接続す
   るための第２のデータ線と第２のクロック線とを含む第
   ２の制御回路と、 前記第１のデータ線を前記第２のデータ線に接続する手
   段と、 を含むことを特徴とするシステム。 １７、前記第１のセットにおける各制御組立体に接続さ
   れた第１の給電線と、前記第２のセットにおける各制御
   組立体に接続された第２の給電線とを更に含むことを特
   徴とする請求項１６記載のシステム。 １８、ＤＣ電圧の第１の位相が前記第１の給電線に加え
   られ、前記ＤＣ電圧の第２の位相が前記第２の給電線に
   加えられることを特徴とする請求項１７記載のシステム
   。 １９、前記制御コンピュータは、前記ＤＣ電圧の前記第
   ２の位相の少なくとも一部において前記第１のセットの
   クロック信号を前記第１のクロック線に加えると共に、
   前記ＤＣ電圧の前記第１の位相において第２のセットの
   クロック信号を前記第２のクロック線に加える手段を含
   むことを特徴とする請求項１８記載のシステム。 ２０、複数の検出装置をゲーム制御コンピュータに作用
   的に接続するための遊戯ゲームにおいて使用されるシス
   テムにおいて、 メモリー要素を含み、前記検出装置の各々と作用的に接
   続されたセンサ組立体と、 前記センサ組立体を前記第１のゲーム制御コンピュータ
   と直列に作用的に接続して、該検出装置の状態を前記ゲ
   ーム制御コンピュータへ伝送するセンサ回路と、 を含むことを特徴とするシステム。 ２１、前記センサ回路が、前記第１のゲーム制御コンピ
   ュータと前記センサ組立体間に作用的に接続されたデー
   タ線およびクロック線を含むことを特徴とする請求項２
   ０記載のシステム。 ２２、前記センサ組立体は更に、前記データ線およびク
   ロック線に作用的に接続されたメモリー要素を含むこと
   を特徴とする請求項２１記載のシステム。 ２３、前記制御コンピュータにより前記クロック線上に
   生成されたクロック信号に応答して、前記メモリー要素
   の少なくとも１つのデータ出力を前記直列の前のセンサ
   組立体における前記メモリー要素のデータ入力へ伝送す
   る手段を含むことを特徴とする請求項２２記載のシステ
   ム。 ２４、前記制御コンピュータは、その数が前記センサ組
   立体の数と実質的に等しい複数の前記クロック信号を周
   期的に生成する論理手段を含むことを特徴とする請求項
   ２３記載のシステム。 ２５、前記センサ回路が、前記ゲーム制御コンピュータ
   と前記センサ組立体との間に作用的に接続されたロード
   線を含み、前記ロード手段が前記ロード線上にロード信
   号を生成する手段を含み、前記センサ組立体が前記ロー
   ド線に作用的に接続されたロード回路を含み、前記メモ
   リー要素のデータ入力およびその関連する検出装置が、
   前記ロード信号に応答して、前記関連する検出装置の状
   態を前記メモリー要素のデータ入力に入力するよう働く
   ことを特徴とする請求項２４記載のシステム。 ２６、前記センサ回路は、電源および前記第１のメモリ
   ー要素に作用的に接続された給電線を含むことを特徴と
   する請求項２４記載のシステム。 ２７、前記センサ組立体の少なくとも１つは更に、前記
   クロック線および前記メモリー要素のクロック入力に接
   続された第１の端子と、関連するメモリー要素のデータ
   入力および前記直列の次のセンサ組立体のメモリー要素
   におけるデータ出力からの前記データ線に接続された第
   ２の端子と、関連するメモリー要素のデータ出力および 前記直列の前のセンサ組立体からの前記データ線に接続
   された第３の端子とを有するコネクタを含むことを特徴
   とする請求項２０記載のシステム。 ２８、前記センサ回路が更に前記制御コンピュータと作
   用的に接続されたロード線を含み、前記コネクタが、前
   記ロード線および前記センサ組立体における前記メモリ
   ー要素に接続された第４の端子を含むことを特徴とする
   請求項２７記載のシステム。 ２９、前記センサ回路は更に電源に作用的に接続された
   給電線を含み、前記コネクタは、前記給電線および前記
   センサ組立体における前記メモリー要素に接続された第
   ５の端子を含むことを特徴とする請求項２８記載のシス
   テム。 ３０、前記制御組立体の各々が電気的に作動される装置
   を含む複数の制御組立体と、 前記制御組立体をゲーム制御コンピュータと直列に作用
   的に接続して、該制御コンピュータが前記電気的に作動
   される装置を選択的に制御することを許容する装置制御
   回路とを含み、該制御回路は、前記制御コンピュータに
   接続された装置のデータ線および装置のクロック線を 含んでいることを特徴とする請求項２０記載のシステム
   。 ３１、前記クロック線が前記装置のクロック線に接続さ
   れることを特徴とする請求項３０記載のシステム。 ３２、前記制御回路が更に、前記制御コンピュータと作
   用的に接続されたロード線を含むことを特徴とする請求
   項３０記載のシステム。 ３３、遊戯ゲーム機において使用される装置組立体にお
   いて、 電気的に作動される装置と、 印刷回路板と、 前記電気的に作動される装置を前記印刷回路板に対して
   固定する固定手段と、 前記印刷回路板に固定される端子コネクタと、 前記印刷回路板に対して固定され、前記電気的に作動さ
   れる装置および前記端子コネクタと作用的に接続された
   電子スイッチと、 前記印刷回路板に対して固定され、前記電子スイッチお
   よび前記端子コネクタと作用的に接続されたメモリー要
   素を含む論理回路と、 を含むことを特徴とする装置組立体。 ３４、前記固定手段が、前記印刷回路板に対して固定さ
   れておりかつ前記遊戯ゲーム機に固定されるようになさ
   れているブラケットを含むことを特徴とする請求項３３
   記載の組立体。 ３５、前記電気的に作動される装置が指示灯であり、前
   記固定手段が、前記印刷回路板に対して固定されており
   かつ前記指示灯を収受するようになされているソケット
   を含むことを特徴とする請求項３３記載の組立体。 ３６、前記固定手段が更に、前記遊戯ゲーム機に固定さ
   れるようになされておりかつ前記ソケットおよび前記印
   刷回路板に固定されているブラケットを含むことを特徴
   とする請求項３５記載の組立体。