JP3330101B2 - パチンコ機 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、コンピュータを用
いたパチンコ機に関する。 【０００２】 【従来の技術】近年のパチンコ機は、球の入賞確率を電
子的に制御するために、コンピュータを用いているもの
がある。係るパチンコ機では、当たりモードを決定する
ために、偶然性に左右される事象を生起させ、その事象
から当たりモードを決定し、その当たりモードに対応し
てより複雑なゲームの展開を制御するようにしている。
しかし、発光装置、発音装置等の出力装置は、単音、単
発光等の単純な制御しか行われておらず、娯楽性を向上
させるため、複雑なゲームのモードに対応して、より木
目細かな制御を行うことが要望されている。 【０００３】 【発明が解決しようとする課題】ところが、従来のパチ
ンコ機では、係る複雑なゲーム展開を主とした制御のた
め、処理能力が飽和しつつあり、又、一人でプログラム
開発を進めなければならなかった。このため、発音装
置、発光装置等の出力装置の制御において、より複雑な
制御、たとえば、ゲームの進行状態に応じて、各音がよ
り音楽的な音で構成され、しかもメロデイーを有する連
続音楽を出力したり、複雑なイルミネーションを発生さ
せるような制御は、困難である。 【０００４】又、このようにコンピュータの制御対象は
複雑になると共に増加しているため、制御プログラムが
長くなり、それを記憶する記憶装置の容量の増加も必要
となる。しかしながら、パチンコ機では不正を監視する
機関の規制により記憶装置の容量の制限がある。このた
め、記憶容量の制限という規制の中で、より複雑且つ多
くの制御をこなすことが要求されてきている。 【０００５】一方、パチンコ機においては、使用される
ＣＰＵの数には制限がないが、多量の仕事を高速処理し
なければならないという必然性が少なく、複数ＣＰＵを
パチンコ機に用いることは行われていない。 【０００６】そこで、本発明は、記憶容量の制限のため
に、記憶容量を増大させることなく、より複雑且つ多く
の処理を可能にすることである。 【０００７】 【問題点を解決するための手段】上記問題点を解決する
ための、発明の構成は、次の通りである。即ち、本発明
は、特定入賞口に於ける玉の入賞を検出する入賞検出装
置を設け、該特定入賞口への入賞に応じて、より入賞確
率の高くなる当たりモードを決定し、そのモードに応じ
て、入賞口への球の入賞確率を制御するとともに、発光
装置、発音装置等の出力装置を駆動する制御装置とから
なるパチンコ機において、前記制御装置は、ワンチップ
上に第１，第２の中央処理装置が形成されたワンチップ
マイクロコンピュータで構成され、前記ワンチップマイ
クロコンピュータは、前記第１の中央処理装置で第１の
制御処理を実行するだけの第１動作状態と、前記第１の
中央処理装置による前記第１の制御処理と、前記第１の
中央処理装置からのデータの受け取りを伴う前記第２の
中央処理装置による第２の制御処理とを、交互動作によ
りマクロ的に並行に実行する第２動作状態とを切り替え
て動作する構成であり、前記パチンコ機は、前記制御装
置に内蔵される内部メモリの他に、前記制御装置の外部
に設けられた外部メモリを備え、前記両メモリの内の少
なくとも内部メモリについては、前記第１，第２の中央
処理装置で共用される構成であることを特徴とするもの
である。 【０００８】前記第１，第２の中央処理装置の分業に
は、例えば、次の様な手段がある。第１は、第１の中央
処理装置が入賞確率を制御して、パチンコ機のゲーム進
行を主として管理し、他の仕事を第２の中央処理装置が
行う方法である。第２は、第２の中央処理装置が発音装
置、発光装置、その他の出力装置の内の少なくとも１を
制御し、他の仕事を第１の中央処理装置が行う方法であ
る。 【０００９】 【作用】ワンチップマイクロコンピュータの第１の中央
処理装置は、例えば、ゲームの進行状態を制御する主処
理に使用し、第２の中央処理装置は、発音装置、発光装
置、その他の出力装置を制御するための副処理に使用す
る。このワンチップマイクロコンピュータは、第１の中
央処理装置で第１の制御処理を実行するだけの第１動作
状態と、前記第１の中央処理装置による前記第１の制御
処理と前記第１の中央処理装置からのデータの受け取り
を伴う前記第２の中央処理装置による第２の制御処理と
を交互動作によりマクロ的に並行に実行する第２動作状
態とを切り替えて動作することができる。したがって、
必要なタイミングでリアルタイム平行処理が可能となる
ので、たとえば、ゲームの進行の管理と、出力装置の管
理とを平行に分業して行うことが出来る。このため、よ
り木目細かな複雑な制御が出来る。また、割込み処理の
如く、レジスタの退避等の割り込み処理特有の処理を行
う必要がないので、動作が効率的である。 【００１０】 【発明の実施の形態】以下本発明を具体的な実施例に基
づいて説明する。本実施例は、デュアルＣＰＵのうち一
方のＣＰＵをゲームの状態に応じて各種のメロディーを
発生するための制御に使用し、他のＣＰＵをゲームの進
行の管理に用いたものである。 【００１１】図２は、パチンコ機の機構を示した外観図
である。５０は枠体であり、その枠体５０により、遊戯
盤５１が支持されている。遊戯盤５１には、各種の入賞
口が設けられており、その内５２、５３、５４は、特定
入賞口であり、その特定入賞口に入賞すると、当たりモ
ードを決定する組合せ動作が開始される。５６、５７、
５８、５９、６０は、普通入賞口であり、６１、６２
は、チューリップ式役物付き入賞口である。６３は、当
たりモードに応じて開閉される大入賞口であり、開閉扉
６４が内部に設けられたソレノイド４１によって、開閉
されるようになっている。又、大入賞口の中央部には、
Ｖ入賞口６３が設けられており、その入賞口に入賞した
時は、開閉扉６４が、継続して開閉する継続権利を発生
するようにしている。 【００１２】遊戯盤５１の中央部には、特定入賞口５
２、５３、５４に球が入賞した時に、偶然性の組合せ状
態を表示する数値表示器２７と、ランプ表示器２９が配
設されている。数値表示器２７は、３桁のＬＥＤ表示器
であり、ランプ表示器２９は、サイクリックに赤と青の
ＬＥＤが配設されたランプである。特定入賞口に入賞し
た時は、当たりモードを決定する為に、３桁の数値の各
桁の数値と、ランプ表示器２９の点燈ＬＥＤが、それぞ
れ、異なる周期で回転し、それらが静止状態になった時
の、組合せで当たりモードが決定され、そのモードに応
じて、大入賞口６３の開閉扉６４の開時間等が制御され
る。 【００１３】また、遊戯盤５１には、動作状態を表示す
るための各種の表示器、ランプが設けられている。中央
部の３０は、特定入賞口に入賞し、当たり処理が保留さ
れている球の数を表示する為の記憶個数表示器である。
４７ａ〜４７ｊは、当たりモードを決定するための組合
せ動作時に、点滅する動作ランプである。４３ａ〜４３
ｃは、大当たり時に、ランプ４７ａ〜４７ｊと共に点滅
するパニックランプである。又、４５ａ〜４５ｃは、Ｖ
入賞口６３への入賞がある時に点滅するＶランプであ
る。 【００１４】図１は、本実施例装置の電気的な構成を示
したブロックダイヤグラムである。制御装置には、デュ
アル・ワンチップマイクロコンピュータ１（以下「デュ
アルコンピュータ」と言う）が使用されている。そのデ
ュアルコンピュータ１は、ＣＰＵ１とＣＰＵ２の２つの
中央処理装置を有しており、内部ＲＯＭ、内部ＲＡＭを
双方からアクセスすることが可能である。そして、それ
ぞれのＣＰＵは、独自のプログラムに沿って、１ステッ
プづつ自動的に交互に実行したり（オートスワップモー
ド）、動作ＣＰＵのプログラム制御により、他のＣＰＵ
に動作を移行させる制御が可能である（プログラムスワ
ップモード）。 【００１５】係るデュアルコンピュータ１には、外部Ｒ
ＯＭ３、外部ＲＡＭ５が両ＣＰＵからともにアクセス可
能に接続されている。特定入賞口における入賞球を検出
する入賞検出スイッチ７、大入賞口における入賞球を検
出する大入賞口入賞検出スイッチ９、Ｖ入賞口における
入賞球を検出するＶ入賞検出スイッチ１１は、チャタリ
ングを防止するためのフリップフロップからなる波形整
形回路１３を介してデュアルコンピュータ１に接続され
ている。上記のスイッチは、リミットスイッチで構成さ
れており、各入賞口から入賞した球を案内するレールに
配設されている。 【００１６】クロック発生回路１７は、４ＭＨｚのクロ
ック信号をデュアルコンピュータ１に出力すると共に、
分周器１５に信号を出力している。分周器１５は、クロ
ック信号を分周し、周期４．０９６ｍｓｅｃの外部割込
み信号をデュアルコンピュータ１に出力している。デュ
アルコンピュータ１の主制御は、この割込み信号に同期
して起動される。２１は電源回路であり、起動スイッチ
２３の信号は、リセット信号発生回路１９に入力し、そ
の出力信号であるリセット信号は、デュアルコンピュー
タ１のリセット端子に入力しており、そのリセット信号
により、初期プログラムが実行される。 【００１７】デュアルコンピュータ１の各出力ポートに
は、表示器駆動回路２５、表示器選択回路３１、ソフト
ウエア・コントロールド・サウンドジェネレータ（以下
単に「ＳＳＧ」と言う）３３、ドライバ３９が接続され
ている。表示器駆動回路２５、表示器選択回路３１に
は、前述した数値表示器２７、ランプ表示器２９、記憶
個数表示器３０が接続されている。それらの表示器は、
デュアルコンピュータ１から選択データと、表示データ
とを定周期で出力することにより、ダイナミック駆動さ
れる。即ち、表示器選択回路３１により、各表示単位が
選択され、その時の表示器駆動回路２５の出力信号に応
じて表示される。ＳＳＧ３３は、デュアルコンピュータ
１から音出力のための制御データを各レジスタに入力し
て、この制御データに基づいて作成された波形をＤ／Ａ
変換してスピーカ３５に出力している。ドライバ３９
は、デュアルコンピュータ１からの信号に応じて、ソレ
ノイド４１を駆動し、パニックランプ４３、Ｖランプ４
５、動作ランプ４７の点燈動作を制御する。 【００１８】次に、係る構成のパチンコ機の作用を、デ
ュアルコンピュータ１の処理手順を示したフローチャー
トに基づいて説明する。 【００１９】（１）電源投入時の初期セット 起動スイッチ２３がオンされると、デュアルコンピュー
タ１に給電されると共に、リセット信号発生回路１９
は、リセット信号Ｓ４をリセット端子に出力する。する
と、ＣＰＵ１は、図３に示す処理を実行する。即ち、数
値表示器２７に表示する３桁の各数値を記憶する数値表
示レジスタＸ１、Ｘ２、Ｘ３を初期値に設定し、ランプ
表示器２９の点燈ランプを記憶している表示ランプレジ
スタＬを初期値に設定する。また、特定入賞口に入賞し
保留されている入賞球の数をカウントする入賞球カウン
タＣを零に、大入賞口への入賞球の個数をカウントする
大入賞口入賞カウンタＧを零に、Ｖ入賞口への入賞球の
個数をカウントするＶ入賞球カウンタＡを零に初期設定
する。また、制御状態を記憶した状態レジストＦを零
に、当たりモードを記憶する当たりモードレジスタＲを
零に初期設定し、タイマＴ１、Ｔ２、Ｔ３は零に初期設
定される。また、ＣＰＵ１とＣＰＵ２のスワップ状態を
記憶したスワップフラグＳがリセットされる。 【００２０】（２）バックグランド処理 初期セット後、定時間(４．０９６ｍｓｅｃ）ごとの外
部割り込み信号が入力されるごとに、ＣＰＵ１は、図４
及び図５のプログラムを実行する。ステップ１００で、
タイマの更新処理が行われ、ステップ１０２で、スイッ
チ群の状態信号Ｓ１、Ｓ２、Ｓ３が読み込まれる、これ
らの状態信号は、負論理で構成されており、信号が低レ
ベルの時にスイッチがオン状態にあり、入賞球を検出し
たことを示している。したがって、ステップ１０４、１
１０、１１４で各状態信号の立ち下がりを検出し、その
時にのみ、各カウンタＣ、Ｇ、Ａを１更新する。ただ
し、保留されている入賞球の数は、ステップ１０６で、
４までしか計数しないようにしている。 【００２１】ステップ１１８〜ステップ１６６は、各状
態に応じた処理ステップである。又、ステップ１７０〜
ステップ１９２は、出力機器の処理ステップである。当
たりモードレジスタＲが０の時は、ソレノイド４１はオ
フ状態とされるので、大入賞口は閉じるか、閉状態を継
続する。また、レジスタＲが０以外の時は、ソレノイド
４１がオンにされるので、大入賞口が開状態となるか、
開状態を維持する（ステップ１７０〜１７４）。即ち、
レジスタＲの内容によって、大入賞口の開閉が制御され
る。数値表示器２７は、レジスタＸ１、Ｘ２、Ｘ３の値
を表示し、ランプ表示器２９はレジスタＬで特定された
ＬＥＤを点燈する（ステップ１７６）。レジスタＦが１
の時即ち、組合せ動作中の時は、動作ランプ４７が点滅
され、レジスタＦが２の時、即ち、大入賞口が開状態の
時には、動作ランプ４７とパニックランプ４３が点滅さ
れ、レジスタＦが２で、カウンタＡが０でない時、即
ち、Ｖ入賞球がある時は、Ｖランプ４５が点燈される。
また、カウンタＣの値は、記憶個数表示器３０に表示さ
れる（ステップ１７８）。 【００２２】ステップ１８０〜１９２は、発音制御の有
無に応じて、ＣＰＵ２をオートスワップモードで駆動し
たり、停止したりするためのステップである。発音制御
の時即ち、レジスタＦが０以外の時、スワップフラグＳ
がセットされ、オートスワップが開始され、その後は、
ＣＰＵ１と、ＣＰＵ２は、１ステップづつ交互に作動す
ることになる。また、レジスタＦが０になると、発音制
御を停止するため、スワップフラグＳはリセットされ、
オートスワップが停止されて、それ以後は、ＣＰＵ１だ
けが動作する。 【００２３】（３）入賞球が存在しない時の処理 入賞球が存在しない時は、即ち、カウンタＣが０の時
は、ステップ１００〜１２４、１７０〜１９２の処理が
行われ、それにより、数値表示器、ランプ表示器、各ラ
ンプ群は、所定の表示を行う。 【００２４】（４）入賞球が存在する時（Ｃ≠０） （ａ）組合せ動作処理 ステップ１２４でカウンタＣの値が判定され、入賞が検
出されると、カウンタＣの値を１減算し、組合せ動作状
態を示すためレジスタＦを１にセットし、タイマＴ１を
所定値に設定する（ステップ１２４〜１３０）。そし
て、ステップ１３２で、乱数発生処理を行い、発生した
乱数をレジスタＸ１、Ｘ２、Ｘ３、Ｌに記憶する。ステ
ップ１３４でタイムアップとなるまで、ステップ１００
〜１１８、１３２、１３４、１７０〜１９２の処理を繰
り換す。そして、この乱数の設定は、ステップ１３２を
通過するごとに行う様にしている。タイムアップする
と、ステップ１３６で、レジスタＸ１、Ｘ２、Ｘ３、Ｌ
に設定されている内容から当たりモードが決定され、レ
ジスタＲにそのモードが設定される。０は外れ、１は小
当たり、２は中当たり、３は、大当たりである。外れの
時は、レジスタＦを０にして、次の入賞球の判定のサイ
クルへ移行する。 【００２５】（ｂ）当たりの時の処理 ステップ１３６の判定結果が当たりの時は、その当たり
モードに応じて、タイマＴ２に時間が設定される。そし
て、タイムアップと判定されるまで、上述したバックグ
ランド処理が行われる。この結果、大入賞口は、所定時
間だけ開状態となり、ランプ群は、パニック状態を示す
表示となり、スピーカ３５からは、パニック状態の音楽
が流れる。この時、大入賞口への入賞球の数が１０個に
なると、タイムアップ前でも、タイムアップと同様の処
理を行う。即ち、カンウタＧを０にレジスタＲを０に設
定する（ステップ１５０、１５２）。 【００２６】（ｃ）Ｖ入賞球の存在する時の処理 大入賞口が開状態の時にＶ入賞球が存在すると、即ち、
カウンタＡが０でないと（ステップ１５６）ステップ１
５８で継続権利の発生を示すためレジスタＦの値を３に
設定する。そして、カウンタＡを１減算し、タイマＴ３
を所定時間に設定し、タイムアップを判定する（ステッ
プ１５８〜１６４）。この処理は、続いて、大入賞口を
開状態にするまで、一定の遅延を持たせるためのもので
ある。この後、ステップ１６６でレジスタＲを大当たり
を示す３に設定し、ステップ１４２へ移行して、上記の
当たり時の処理を行う。ただし、継続権は、１０回より
大きく発生しない様にステップ１５２で、調整してい
る。 【００２７】（５）発音制御の処理 ステップ１８０〜１９２のバックグランド処理で、発音
制御状態と判定され、オートスワップ状態になると、Ｃ
ＰＵ２は、マクロ的には、図６の処理をＣＰＵ１の処理
と平行に実行する。ステップ２００では、状態レジスタ
Ｆ、入賞球カウンタＣ、当たりモードレジスタＲ、大入
賞口入賞カウンタＧ、Ｖ入賞球カウンタＡの値から、発
音モードが決定され、その値がレジスタＷに設定され
る。ＲＯＭ３には、図７に示すように発音モード毎に異
なるメロディーを出力するための制御データ群が記憶さ
れている。制御データは、音の周波数、音量、エンベロ
ープ等の１組の発音データと、その１音の発音継続時間
を示す時間データとからなる。ステップ２０２で、レジ
スタＷの値の変化から発音モードに変化があったかが判
定され、変化があった場合には、ステップ２０４へ移行
して、そのモードの制御データ群を記憶した先頭アドレ
スをデータポインタＰに設定する。次にステップ２０６
でデータポイントＰの示すアドレスの記憶内容をＲＯＭ
３から読み込み、データの終端コードでない時は、ステ
ップ２１０で、制御データに基づき時間データをタイマ
に設定する。次にステップ２１２で、発音データをＳＳ
Ｇ３３の各レジスタに出力することにより、スピーカ３
５からステップ２１４でタイムアップと判定されるま
で、１音発音される。次にステップ２１４でタイムアッ
プと判定された時は、ステップ２１６へ移行して、デー
タポインタＰを次の制御データのアドレスに更新してス
テップ２００へ復帰する。 【００２８】ステップ２０２で発音モードに変化がない
と判定された時は、アドレスの初期設定をジャンプして
いるので、そのモードの次の音の発音データが入力され
る。 【００２９】以上述べたように、本実施例では、デュア
ルコンピュータの２のＣＰＵの内１のＣＰＵは、パチン
コ機の主制御に用い、他のＣＰＵは、制御の複雑な、発
音装置の制御専用に使用されている。したがって、個々
に独立のプログラムを開発すれば良いので、製作が簡単
である。 【００３０】また、ＣＰＵ２をランプ群の制御用に用い
ることも出来る。その制御データは、図８に示すよう
に、複数のランプの内、どのランプを点燈するかを指定
した発光データと、その状態を継続する時間データを１
組のデータとし、係るデータ列を発光モード毎に作成さ
れている。そして、ＣＰＵ２の処理手順は、図６と同様
であり、ステップ２００を発光モードの決定に、ステッ
プ２０４を発光モードに対応した初期アドレスの設定
に、ステップ２１０を時間データの設定に、ステップ２
１２は発光データの出力に換えれば、制御データに従っ
た動的な発光制御が可能である。 【００３１】又、ＣＰＵ２を、数値表示器の駆動回数、
大当たりモードでの大入賞口の開口回数等の加算その他
の統計処理に使用することもできる。 【００３２】 【発明の効果】本発明のパチンコ機は、パチンコ機のゲ
ームの展開、入出力装置を制御する制御装置を、第１，
第２の中央処理装置が形成されたワンチップマイクロコ
ンピュータで構成し、このワンチップマイクロコンピュ
ータは、第１の中央処理装置で第１の制御処理を実行す
るだけの第１動作状態と、前記第１の中央処理装置によ
る前記第１の制御処理と前記第１の中央処理装置からの
データの受け取りを伴う前記第２の中央処理装置による
第２の制御処理とを交互動作によりマクロ的に並行に実
行する第２動作状態とを切り替えて動作する構成であ
り、前記パチンコ機は、前記制御装置に内蔵される内部
メモリの他に、前記制御装置の外部に設けられた外部メ
モリを備え、前記両メモリの内の少なくとも内部メモリ
については、前記第１，第２の中央処理装置で共用され
る構成であることを特徴とするものである。 【００３３】したがって、両中央処理装置は、独自の処
理プログラムに沿って、必要なデータを共有しつつ、平
行的に実行することが出来るので、異なる仕事の同時処
理が可能となる。このため、パチンコ機のゲーム展開を
より複雑にしたり、ゲームの進行と平行して、複雑な楽
音で構成されたメロディーを出力したり、複雑に変動す
る照明を実現したりすることが可能となり、より娯楽性
を向上させることが出来る。また、プログラムの開発
は、それぞれの中央処理装置に制御される独自のプログ
ラムを他の中央処理装置のプログラムに影響されること
なく別個に行うことができる。従って、ゲームプログラ
ムの開発と、発音制御等のプログラムの開発とを、それ
ぞれの専門家の手で行うことができ、装置の開発が容易
となる。 【００３４】又、単一ＣＰＵでタスクの並行動作を実行
するとすると、レジスタ等の退避処理等のタスク切替え
処理のためのプログラムやレジスタのデータを退避させ
るスタック領域が必要となるが、本願発明のように、２
つのＣＰＵを用いて、一定時間間隔で交互に動作させれ
ば、各ＣＰＵはそれぞれのタスクを間欠的に実行してい
るので、ＣＰＵを他のタスクの実行のために空け渡す必
要がない。この結果、タスク切替え処理のプログラムや
レジスタのデータを退避させるスタック領域が不用とな
るので、内部メモリの容量の節約が達成される。 【００３５】又、第１、第２の中央処理装置で内部メモ
リを共用しているので、そのことからも内部メモリの容
量を節約することができる。 【００３６】これらのことから、記憶容量が制限されて
いても、それ以上の仕事ができ、各ＣＰＵに固有のプロ
グラムを開発すれば良いので、保守、システム設計が容
易となる。

【図面の簡単な説明】 【図１】本発明の具体的な一実施例に係るパチンコ機の
電気的構成を示したブロックダイヤグラム。 【図２】同実施例のパチンコ機の外観を示した平面図。 【図３】同実施例のパチンコ機で使用されたデュアルワ
ンチップマイクロコンピュータの処理手順を示したフロ
ーチャート。 【図４】同実施例のパチンコ機で使用されたデュアルワ
ンチップマイクロコンピュータの処理手順を示したフロ
ーチャート。 【図５】同実施例のパチンコ機で使用されたデュアルワ
ンチップマイクロコンピュータの処理手順を示した図４
に続くフローチャート。 【図６】同実施例のパチンコ機で使用されたデュアルワ
ンチップマイクロコンピュータの処理手順を示したフロ
ーチャート。 【図７】発音制御の為の制御データの構造を示した構造
図である。 【図８】他の実施例に係るパチンコ機の発光装置を制御
するための制御データの構造を示した構造図である。 【符号の説明】 ２７…数値表示器 ２９…ランプ表示器 ３０…記憶個数表示器 ４３ａ〜４３ｃ…パニックランプ ４５ａ〜４５ｃ…Ｖランプ ４７ａ〜４７ｊ…動作ランプ ５０…枠体 ５１…遊戯盤 ５２、５３、５４…特定入賞口 ６３…大入賞口 ６４…開閉扉 ６５…Ｖ入賞口

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) A63F 7/02 - 7/02 355 G06F 15/16 640

Claims (1)

1. (57)【特許請求の範囲】 １．特定入賞口に於ける玉の入賞を検出する入賞検出装
   置を設け、該特定入賞口への入賞に応じて、より入賞確
   率の高くなる当たりモードを決定し、そのモードに応じ
   て、入賞口への球の入賞確率を制御するとともに、発光
   装置、発音装置等の出力装置を駆動する制御装置とから
   なるパチンコ機において、前記制御装置は、 ワンチップ上に第１，第２の中央処理装置が形成された
   ワンチップマイクロコンピュータで構成され、 前記ワンチップマイクロコンピュータは、 前記第１の中央処理装置で第１の制御処理を実行するだ
   けの第１動作状態と、 前記第１の中央処理装置による前記第１の制御処理と、
   前記第１の中央処理装置からのデータの受け取りを伴う
   前記第２の中央処理装置による第２の制御処理とを、交
   互動作によりマクロ的に並行に実行する第２動作状態と
   を切り替えて動作する構成であり、 前記パチンコ機は、前記制御装置に内蔵される内部メモ
   リの他に、前記制御装置の外部に設けられた外部メモリ
   を備え、 前記両メモリの内の少なくとも内部メモリについては、
   前記第１，第２の中央処理装置で共用される構成である
   ことを特徴とするパチンコ機。 ２．前記第１の制御処理は、前記入賞確率を制御してパ
   チンコ機のゲーム進行を管理するための処理である請求
   項１に記載のパチンコ機。 ３．前記第２の制御処理は、発音装置、発光装置、その
   他の出力装置の内の少なくとも１を制御するための処理
   である請求項１または２に記載のパチンコ機。