JPH0377470B2

JPH0377470B2 -

Info

Publication number: JPH0377470B2
Application number: JP57072693A
Authority: JP
Inventors: Kaneo Yamaguchi; Kazuhiro Kasahara
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1982-04-30
Filing date: 1982-04-30
Publication date: 1991-12-10
Also published as: JPS58191964A

Description

【発明の詳細な説明】この発明はテープ試験装置に係り、特にビデオ
テープ表面にヘリカル走査方向に生じた傷を検出
するものに関する。

周知のように、例えば放送用ビデオテープ等の
ように、使用頻度の高いテープにあつては、例え
ば現在記録されている画像信号を消去して新たに
他の画像信号を記録することにより、再使用せん
とする場合等が多々ある。そして、このような場
合、テープ表面の傷によつて、新たに記録せんと
する画像信号にどの程度のドロツプアウトが生じ
るかを検出し、該テープが再使用に適するか否か
を試験することが必要である。

ここで、上記のような試験を行なうためのテー
プ試験装置は、第１図に示すように、テープ１１
の幅方向に配列された複数の記録ヘツド１２，
…，１２及び再生ヘツド１３，…，１３を有して
おり、テープ１１を第１図中矢印方向に走行させ
て、それぞれの記録ヘツド１２，…，１２から基
準レベルの試験用信号をテープ１１に記録させ
る。そして、その記録された各試験用信号を再生
ヘツド１３，…，１３で各別に再生し、その各再
生信号のレベルが基準レベルに対してどの程度減
衰しているかを判別することにより、テープ１１
表面の傷によるドロツプアウトを検出するもので
ある。

ところで、通常の画像信号を記録再生するビデ
オテープレコーダは、一般にヘリカル走査方式を
用いているため、その画像信号は第２図に示すよ
うに、テープ１１の走行方向（第２図中矢印方
向）に対して傾斜した複数のトラツク１４，…，
１４を形成するようにテープ１１に記録されるこ
とになる。すなわち、ヘリカル走査方式のビデオ
テープレコーダの記録再生ヘツドは、テープ１１
に対してヘリカル走査方向つまり上記トラツク１
４，…，１４に沿つて摺接されることになる。こ
のため、同一のテープ１１を例えば何回も記録再
生したりすると、記録再生ヘツドがテープ１１の
表面をこすることによつて、テープ１１の表面に
は上記ヘリカル走査方向に傷（以下この傷をスク
ラツチ傷という）が生じていることがある。

そこで、上記スクラツチ傷の生じているテープ
１１を第１図で説明した手段によつて試験した場
合、スクラツチ傷の生じている方向とテープ試験
装置の走査方向とが異なつているため、当然のこ
とながら、スクラツチ傷による試験用信号のドロ
ツプアウトは、各再生ヘツド１３，…，１３から
ばらばらの関連性のないドロツプアウトとしてし
か検出されず、テープ１１にスクラツチ傷が生じ
ていることを検出することができないという問題
がある。

この発明は上記事情を考慮してなされたもの
で、複数の再生ヘツドで再生された各試験用信号
から得られるドロツプアウト検出信号を所定の順
序で記憶させ、テープに対してヘリカル走査方向
に対応させて順次読み出すようにすることによ
り、テープにスクラツチ傷が生じていることを容
易に検出し得る極めて良好なテープ試験装置を提
供することを目的とする。

以下、この発明の一実施例について図面を参照
して詳細に説明する。第３図において、テープ１
１には先に第１図で示したように、テープ１１の
幅方向に配列された複数の記録ヘツド１２，…，
１２及び再生ヘツド１３，…，１３がそれぞれ接
触されている。このうち、記録ヘツド１２，…，
１２には、接続端子１５，…，１５を介して、基
準レベルの試験用信号がそれぞれ供給されてお
り、該試験用信号がテープ１１に記録される。そ
して、テープ１１に記録された各試験用信号は、
再生ヘツド１３，…，１３でそれぞれ再生され、
各別にドロツプアウト検出回路１６，…，１６及
びパルス弁別回路１７，…，１７を介してスクラ
ツチ傷判定回路１８に供給される。

ここで、上記ドロツプアウト検出回路１６，
…，１６及びパルス弁別回路１７，…，１７は、
それぞれ同様な構成となされているため、今、１
つのドロツプアウト検出回路１６及びパルス弁別
回路１７についてのみ説明し、他のものの説明は
省略する。すなわち、ドロツプアウト検出回路１
６は、再生ヘツド１３からの再生信号が一方入力
端に供給される比較回路１６１を有している。こ
の比較回路１６１の他方入力端には、一端が直流
電圧（＋Ｂ）の印加された電源端子１６２に接続
され、他端が接地された可変抵抗器１６３の摺動
端子１６４が接続されている。そして、上記比較
回路１６１は、再生ヘツド１３から出力される再
生信号の電圧レベルと、可変抵抗器１６３の摺動
端子１６４の位置で規定される基準電圧レベルと
を比較し、再生信号の電圧レベルが基準電圧より
も低くなつたときに検出信号を出力するものであ
る。

上記比較回路１６１から出力された検出信号
は、リトリガータイプのワンシヨツトマルチバイ
ブレータ回路１６５に供給される。このワンシヨ
ツトマルチバイブレータ回路１６５は、通常その
出力端Ｑがハイレベル（以下Ｈレベルという）に
規定されており、上記検出信号が入力されている
期間、出力端Ｑがローレベル（以下Ｌレベルとい
う）になされるものである。そして、上記ワンシ
ヨツトマルチバイブレータ回路１６５の出力は、
ノツト回路１６６を介して、上記パルス弁別回路
１７に供給される。このため、上記ノツト回路１
６６の出力がＨレベルになつたとき、この実施例
の場合、ドロツプアウト検出信号が出力されたこ
とになるものである。

また、上記パルス弁別回路１７は、上記ドロツ
プアウト検出信号の発生期間の長短に応じて、該
ドロツプアウト検出信号の通過を許容及び阻止す
るものである。すなわち、上記ドロツプアウト検
出信号の発生期間が、実際のテレビ画面上に対応
させた場合、極めて短くて視覚上影響のない場合
には、その通過を阻止し、視覚上影響のある程長
いときに通過を許容するものである。例えば、放
送用１インチ幅のタイプＣフオーマツトテープ等
では、試験用信号の周波数を900〔ＫHz〕、比較回
路１６１の基準電圧レベルを正常な再生信号レベ
ルの約1/6以下とし、テープ１１の走行速度を100
〔IPS〕とすると、50〔μS〕以上の期間のドロツプ
アウト検出信号を通過させるように設定すればよ
いものである。

そして、上記各パルス弁別回路１７，…，１７
の出力端は、前記スクラツチ傷判定回路１８のＤ
タイプフリツプフロツプ（以下DFFという）１
９，…，１９のプリセツト端PRにそれぞれ接続
されている。このDFF１９，…，１９のＤ入力
端Ｄは接地され、クロツク端CKは中央演算処理
装置（以下CPUという）２０のクロツク出力端
Ｃに接続されている。

ここで、上記DFF１９，…，１９はその１つ
について説明すると、クロツク端CKに第４図ａ
に示すような所定周期のクロツクパルス信号φc
が、CPU２０から供給されており、この状態で
第４図ｂに示すようにプリセツト端PRがＨレベ
ルになると、これに同期して出力端Ｑが第４図ｃ
に示すようにＨレベルとなされる。そして、次の
クロツクパルス信号φcの立ち上がりで、出力端
ＱはＬレベルにリセツトされるように動作するも
のである。

また、上記各DFF１９，…，１９の出力端Ｑ
は、バツフア回路２１を介して、上記CPU２０
のデータ入力端DINに接続されている。さらに、
このCPU２０のリード信号出力端Ｒは、上記バ
ツフア回路２１の制御端Ｇに接続されている。そ
して、バツフア回路２１は、CPU２０のリード
信号出力端Ｒからリード信号が出力されると、各
DFF１９，…，１９の出力をCPU２０のデータ
入力端DINに出力するものである。さらに、上
記CPU２０は、そのデータ入力端DINに供給さ
れた信号を、記憶回路２２に所定の順序で書き込
むとともに、書き込まれた信号を読み出す作用を
行なうものである。また、上記CPU２０のクロ
ツク出力端Ｃから出力されるクロツクパルス信号
φcは、上記テープ１１の走行に対応する周期を
有するパルス信号いわゆるタイマータツク信号
が、接続端子２３及びカウンタ回路２４を介して
CPU２０に供給されることにより、その周期が
後述するように適宜制御されるものである。

上記のような構成において、以下その動作を説
明する。まず、記録ヘツド１２，…，１２でテー
プ１１に記録された試験用信号は、それぞれ再生
ヘツド１３，…，１３で再生される。このとき、
テープ１１の傷等により再生信号にドロツプアウ
トが生じると、ドロツプアウト検出回路１６，
…，１６からドロツプアウト検出信号が出力され
る。そして、このドロツプアウト検出信号は、パ
ルス弁別回路１７，…，１７により、テレビ画面
上に影響を及ぼす程長時間にわたるものが判別さ
れ、DFF１９，…，１９に供給される。このた
め、DFF１９，…，１９はドロツプアウト検出
信号の有無に応じて、その出力端ＱがＨ及びＬレ
ベルになされるものである。そして、各DFF１
９，…，１９の出力端Ｑからの出力信号は、バツ
フア回路２１に一旦供給され、CPU２０からリ
ード信号が出力されると、該CPU２０を介して
記憶回路２２の所定番地に書き込まれる。

ここで、テープ１１に生じたスクラツチ傷を判
別する手段を、ヘリカル走査方向の１つのトラツ
クについて説明する。第５図において、図中、斜
線で示す部分が、テープ１１にヘリカル走査方式
で記録再生を行なつた場合に対応する１フイール
ド分の画像信号を構成する７つの情報信号２５
１，…，２５７の各記録位置を示すもので、全体
としてヘリカル走査方向の１つのトラツクを構成
しているとする。そして、テープ１１が第５図中
矢印方向に走行されると、テープ１１の幅方向に
配列された再生ヘツド１３，…，１３のうち情報
信号２５１の記録位置に図中上端部の再生ヘツド
１３が位置される。この位置でテープ１１に記録
された試験用信号を再生ヘツド１３で再生するこ
とになるが、その再生信号にドロツプアウトが生
じていると、再生ヘツド１３に対応するDFF１
９の出力端ＱがＨレベルとなり、これが、例えば
記憶回路２２のａ番地に記憶される。

以下、同様にして、すでに、情報信号２５２，
…，２５７の記録位置における試験用信号が再生
ヘツド１３，…，１３で再生され、それぞれの再
生信号にドロツプアウトが生じているか否かの信
号が、順次記憶回路２２の（ａ−ｂ）番地，…，
（ａ−nb）番地（ｎはこの場合６）に記憶されて
いる。そして、記憶回路２２の(a)，…，（ａ−
6b）番地に全て書き込みが終了した状態で、
CPU２０はそれらの番地の内容を読み出して、
ドロツプアウトの生じている部分が規定数以上で
あるか否かを判別し、規定数以上である場合、ス
クラツチ傷が生じていると判断するものである。

具体的に言えば、第５図において、各再生ヘツ
ド１３，…，１３が情報信号２５１の記録位置を
含む位置にある状態で得られる、各再生ヘツド１
３，…，１３に対応するDFF１９，…，１９の
出力は、第５図中上側から下側の再生ヘツド１
３，…，１３に向けて“HLLLLLL”となる。こ
こで、Ｈ及びＬレベルをそれぞれ論理値１，０と
し、記憶回路２２のａ番地を100番地とすると、
CPU２０は、第６図に示すように、記憶回路２
２の100番地を構成する７ビツトに、そのLSBか
らMSBに向かつて“1000000”を記憶させる。

次に、各再生ヘツド１３，…，１３が情報信号
２５２の記録位置を含む位置にある状態で得られ
る、各再生ヘツド１３，…，１３に対応する
DFF１９，…，１９の出力は、第５図中上側か
ら下側の再生ヘツド１３，…，１３に向けて
“LHLLLLL”となる。そして、上記ｂを10に設
定すると、CPU２０は、記憶回路２２の100−10
＝90番地に、そのLSBからMSBに向かつて
“0100000”を記憶させる。

以下、同様にして、各再生ヘツド１３，…，１
３が情報信号２５３，２５４，２５５，２５６，
２６７の記録位置を含むそれぞれの位置にある状
態で、CPU２０は、記憶回路２２の80，70，60，
50，40番地に、そのLSBからMSBに向かつて、
“0010000”、“0001000”、“0000100”、“0000010”
、
“0000001”を記憶させる。

上記のようにして、テープ１１上のヘリカル走
査方向の１トラツク分に対応するドロツプアウト
検出信号の書き込みが終了すると、次に、CPU
２０は、記憶回路２２の100番地の内容を読み出
し、そのLSBビツトのデータが０か１かを判別
する。そして、１である場合、CPU２０は、そ
の図示しない内蔵レジスタを＋１し、次に、90番
地の内容を読み出し、そのLSBから２ビツト目
のデータが０か１かを判別して、１である場合、
内蔵レジスタを＋１する。

以下、同様にして、CPU２０は、80，70，60，
50，40番地の内容を順次読み出し、そのLSBか
ら３，４，５，６，７ビツト目のデータが０か１
かをそれぞれ判別してゆき、１である場合内蔵レ
ジスタを＋１する。そして、CPU２０は、内蔵
レジスタの値が予め設定された規定数（例えば
４）以上であるか否かを判別し、規定数以上であ
る場合、そのヘリカルトラツクにスクラツチ傷が
生じていると判断する。第６図の例で言えば、内
蔵レジスタの値は７になるので、CPU２０はス
クラツチ傷ありと判断することになる。

上記のような一連の動作は、全て前記クロツク
パルス信号φcのタイミングで行なわれる。この
ため、上記CPU２０は、テープ１１上のヘリカ
ル走査方向の１トラツク分が、再生ヘツド１３，
…，１３上を通過する間に発生するクロツクパル
ス信号φcの数に対応するドロツプアウト検出信
号を記憶できる容量を少なくとも有している。そ
して、情報信号２５１の記録位置に対応する再生
ヘツド１３によつてドロツプアウト検出が行なわ
れた後、該再生ヘツド１３は次のクロツクパルス
信号φcによつて、次のヘリカル走査方向のトラ
ツクの対応する情報信号部分のドロツプアウト検
出に供され、その結果が（ａ＋１）番地に記憶さ
れるようになる。このようにして記憶回路２２の
最終END番地まで到達すると０番地に戻るよう
にされている。

また、前記（ａ−nb）番地が負になつたとき
は、記憶回路２２の最終番地をＸとすると、Ｘ−
（ａ−nb）番地を使用するようにすればよい。さ
らに、上記クロツクパルス信号φcは、ヘリカル
走査方向の１つのトラツクと次のトラツクとを区
別するため、該トラツク間の距離に相当した周期
とすればよい。例えば、１インチ幅テープタイプ
Ｃフオーマツトでは、トラツク間隔が4.067〔mm〕
であるため、クロツクパルス信号φcの周期は1.6
〔msec〕にするのがよい。また、上記クロツクパ
ルス信号φcの周期は、テープ試験装置のテープ
速度に同期させて、つまりタイマータツク信号に
よつて±20〔％〕程度変化させることにより、よ
り正確なスクラツチ傷検出を行なうことができる
ものである。

ここで、第７図は上記スクラツチ傷判定回路１
８の全体的な動作を示すフローチヤートである。
まず、開始（ステツプＳ１）されると、ステツプ
Ｓ２で、CPU２０は、クロツクパルス信号φc及
びリード信号をそれぞれ所定のタイミングで発生
することにより、バツフア回路２１から各DFF
１９，…，１９の出力をデータ入力端DINに読
み出す。そして、ステツプＳ３で、CPU２０は、
バツフア回路２１から読み出したデータを記憶回
路２２のａ番地に書き込む。

次に、ステツプＳ４で、CPU２０は、前述し
た内蔵レジスタの値を０にリセツトするととも
に、前記ｎをカウントするための図示しないｎレ
ジスタの値を０にリセツトし、かつ、テープ１１
に各記録ヘツド１２，…，１２で形成された水平
トラツクの数を例えば第５図中上側から下側に向
かつてカウントするための図示しないＸレジスタ
の値を１にセツトする。そして、ステツプＳ５
で、CPU２０は、記憶回路２２からＡ＝ａ−nb
番地のＸ番目の水平トラツクの内容を読み出す。
つまり、この場合は、ｎ＝０でＸ＝１であるか
ら、ａ番地で１番目の水平トラツク（第６図では
100番地のLSBビツト）の内容を読み出す。

すると、ステツプＳ６で、CPU２０は、読み
出した内容に基づいてドロツプアウト検出信号が
あるか否かつまり１か０かを判別し、１である場
合（YES）、ステツプＳ７で、内蔵レジスタを＋
１する。そして、ステツプＳ７の後、またはステ
ツプＳ６でドロツプアウト検出信号がないつまり
０であると判別された場合（NO）、ステツプＳ
８で、CPU２０は、水平トラツク全てについて
ドロツプアウト検出信号の判別が終了したか否か
を判別し、終了していなければ（NO）、ステツ
プＳ９でＸレジスタを＋１し、ステツプＳ１０で
ｎレジスタを＋１して、ステツプＳ５の処理に戻
される。

このステツプＳ５〜Ｓ１０までの処理が繰り返
されることにより、第６図で説明した100，90，
80，70，60，50，40番地の内容を順次読み出し、
そのLSBビツト、LSBから２，３，４，５，６，
７ビツト目のデータが０か１かをそれぞれ判別す
ることができる。

そして、ステツプＳ８で全ての水平トラツクに
ついてドロツプアウト検出信号の判別が終了した
ことが判別された場合（YES）、ステツプＳ１１
で、CPU２０は、内蔵レジスタの値が規定数以
上か否かを判別し、以上であれば（YES）、スク
ラツチ傷ありと判断し、ステツプＳ１２で、テー
プタイマーからテープ１１上におけるスクラツチ
傷の位置を読み取り、ステツプＳ１３でその位置
をプリントアウトするためのデータを作成する。
このステツプＳ１３の後、またはステツプＳ１１
で内蔵レジスタの値が規定数以上でないと判別さ
れた場合（NO）、ステツプＳ１４で、CPU２０
は、ａ番地を＋１して終了（ステツプＳ１５）さ
れる。

なお、この発明は上記実施例に限定されるもの
ではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。

したがつて、以上詳述したようにこの発明によ
れば、複数の再生ヘツドで再生された各試験用信
号から得られるドロツプアウト検出信号を所定の
順序で記憶させ、テープに対してヘリカル走査方
向に対応させて順次読み出すようにしたので、テ
ープにスクラツチ傷が生じていることを容易に検
出し得る極めて良好なテープ試験装置を提供する
ことができる。

【図面の簡単な説明】

第１図及び第２図はそれぞれ従来のテープ試験
装置の問題点の説明図、第３図はこの発明に係る
テープ試験装置の一実施例を示すブロツク回路構
成図、第４図ａ乃至ｃはそれぞれ同実施例の
DFFの動作を説明するためのタイミング図、第
５図は同実施例の動作をテープ上で説明するため
の動作説明図、第６図は同実施例の動作を記憶回
路上で説明するための動作説明図、第７図は同実
施例の回路上での動作を説明するためのフローチ
ヤートである。１１…テープ、１２…記録ヘツド、１３…再生
ヘツド、１４…トラツク、１５…接続端子、１６
…ドロツプアウト検出回路、１７…パルス弁別回
路、１８…スクラツチ傷判定回路、１９…DFF、
２０…CPU、２１…バツフア回路、２２…記憶
回路、２３…接続端子、２４…カウンタ回路。

Claims

【特許請求の範囲】

１テープの幅方向に配列され基準レベルの試験
用信号を前記テープに記録する複数の記録ヘツド
と、前記テープの幅方向に配列され前記複数の記
録ヘツドで記録された各試験用信号を各別に前記
テープから再生する複数の再生ヘツドと、この複
数の再生ヘツドで再生された各試験用信号のレベ
ルをそれぞれ各別に判別してドロツプアウトの有
無を検出する複数の検出回路とを備えたテープ試
験装置において、前記複数の検出回路から出力さ
れる各検出信号を、テープ走行に対応した周期で
取り出し、記憶領域上に一定の番地間隔をあけて
順次記憶させる記憶手段と、この記憶手段に記憶
された複数の検出信号を、前記テープに対してヘ
リカル走査方式を用いて記録再生した場合のトラ
ツクに対応させて順次読み出す読み出し手段と、
この読み出し手段で読み出された各検出信号のう
ち、ドロツプアウト有りを示す信号の数に基づい
て、前記テープにそのヘリカル走査方向に傷が生
じていることを判別する判別手段とを具備してな
ることを特徴とするテープ試験装置。