JPS58191964A

JPS58191964A - テ−プ試験装置

Info

Publication number: JPS58191964A
Application number: JP7269382A
Authority: JP
Inventors: 山口　兼男; 笠原　一博
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1982-04-30
Filing date: 1982-04-30
Publication date: 1983-11-09
Also published as: JPH0377470B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明はテープ試験装置に係り、特にビデオテープ表
面にヘリカル走査方向に生じ几傷を検出するものに関す
る。

周知のように、例えば放送用ビデオテープ等のように、
使用頻度の高いテープにあっては、例えば現在記録され
ている画像信号を消去して新たに他の画像信号を記録す
ることにエリ、再使用せんとする場合勢が多々ある。そ
して、このような場合、テープ表面の傷によって、新た
に記録せんとする画像信号にどの程度のドロップアウト
が生−力・を検出し、該テープが再使用へに適するか否かｔ試験することが必要である。

ここで、上記のような試験を行なうためのテープ試験装
置は、第１図に示すように、テープ１１０幅方向に配列
された複数の記録ヘッド１２、・・、１２及び再生ヘッ
ド１３．パ・、１３に＄Ｌでおり、テープＪＪｉ第１図
中矢印方向に走行させて、それぞれの記録ヘッド１２．
・・・。

１２から基準レベルの試験用信号ｔテープ１１に記録さ
せる。そして、その記録された各試験用信号を再生ヘッ
ド１３．・・・、１３で各別に再生し、その各再生信号
のレベルが基準レベルに対してどの程度減衰しているか
ｔ判別することにぶり、テープ１１表面の傷によるドロ
ップアウトを検出するものである。

ところで、通常の画像信号？記録再生するビデオテ−プ
レコーダは、一般にヘリカル走査方式を用いているため
、その画像信号は第２図に示すように、テープ１ノの走
行方向（菖２図中矢印方向）に対して傾斜した複数のト
ラック１４、・・・、１４を形成するようにテープＩノ
に記録されることになる。すなわち、へりカル走査方式
のビデオテープレコーダの記録再生・＼ラドは、テープ
１１に対してヘリカル走査方向つまり上記トラック１４
．・・・、ノ４に沿って摺接されることになる。このた
め、同一のテープ１１を例えば何回も記録再生し次すす
ると、記録再生ヘッドがテープ１１（Ｄ表面？こするこ
と走査方向に傷（以下この傷ｔスクラッチ傷という）が
生じていることがある。

そこで、上記スクラッチ傷の生じているテープＩＪ’７
第１図で説明した手段によって試験した場合、スクラッ
チ傷の生じている方向とテープ試験装置の走査方向とが
異なっているため、浩然のことながら、スクラッチ傷に
よる試験用信号のドロップアウトは、各再生ヘッド１３
゜・パ、１３からばらばらの関連性のないドロップアウ
トとしてしか検出されず、テープ１ノにスクラッチ傷が
生じていることを検出することができないという問題が
ある。

この発明は上記事情ｋｌ慮してなされたもので、複数の
再生ヘラＹで再生された各試験用信号から得られるドロ
ップアウト検出信号を所定の順序で記憶させ、テープに
対してヘリカル走査方向に対応させて順次読み出すよう
にすることにエリ、テープにスクラッチ傷が生じている
ことを容易に検出し得る極めて良好なテープ試験装置【
提供すること？目的とする０以下、この発明の一実施例について図面を参照して詳細
に説明する。第３図において、テープ１１には先に第１
図で示した；うに、テープ１１０＠方向に配列され次複
数の記録ヘッド１２、・・・、１２及び再生ヘッド１３
．・・、１３がそれぞれ接触されている。このうち、記
録ヘッド１２．・・、１２には、接続端子１５．・・。

１５′に介して、基準レベルの試験用信号がそれぞれ供
給されており、該試験用信号がテープ１１に記録される
。そして、テープ１１に記録されに各試験用信号は、再
生ヘッド１３．・・・。

１３でそれぞれ再生され、各別にドロップアウト検出回
路１６．・・・、１６及びノくルス弁別回路１７、・・
・、１２を介してスクラッチ傷判定回路１８に供給され
る０ここで、上記ドロップアウト検出回路１６゜・・・、１
６及びパルス弁別回路１７．・・、１７ｉ−ｌ、それぞ
れ同様な構成となされてｌ／）る友め、今、１つのドロ
ップアウト検出回路１６及び、＜ルス弁別回路１７につ
いてのみ説明し、他（Ｑものの説明は省略する。すなわ
ち、ドロップアウト検出回路１６は、再生ヘッド１３力
・らの再生信号が一方入力端に供給される比較回路１６
１を有している。この比較回路１６１の曲刃入力端には
、一端が直流電圧（十Ｂ）の印ＬＤされた電源端子１６
２に接続され、他端が接地された可変抵抗器１．６３の
摺動端子１６４が接続されている。

そして、上記比較回路１６ノは、再生ヘッド１３から出
力される再生信号の電圧レベルと、可変抵抗器１６３の
摺動端子１６４の位置で規定される基準電圧レベルとｒ
比較し、再生信号の電圧レベルが基準電圧エリも低くな
ったときに検出信号を出力するものである。

上記比較回路１６１から出力された検出信号は、リドリ
ガータイプのワンショットマルチバイブレータ回路１６
５に供給される。このワンショットマルチバイブレータ
回路１６５は、通常その出力端Ｑが７・イレベル（以下
１ルベルという）に規定されており、上記検出信号が入
力されている期間、出力端Ｑがローレベル（以下Ｌレベ
ルという）になされるものである。そし゛て、上記ワン
ショットマルチバイブレータ回路１６５の出力は、ノッ
ト回路１６６ケ介して、上記パルス弁別回路１７に供給
される。このため、上記ノット回路１６６の出力がＨレ
ベルになったとき、この実施例の場合、ドロップアウト
検出信号が出力されたことになるものである。

ま之、上記パルス弁別回路１７は、上記ドロップアウト
検出信号の発生期間の長短に応じて、該ドロップアウト
検出信号の通過を許容及び阻止するものである０すなわ
ち、上記ドロップアウト検出信号の発生期間が、実際の
テレビ画面上に対応させた場合、極めて短くて視覚上影
響のない場合には、その通過を阻止し、視覚上影響のあ
る程長いときに通過を許容するものである。例えば、放
送用１インチ幅のタイプＣフォーマットテープ等では、
試験用信号の周波数ｒ９００（ＫＨｚ）、比較回路１６
１の基準電圧レベルを正常な再生信号レベルの約１／６
以下とし、テープ１１の走行速度１１００（ＩＰＳ）と
すると、５０〔２８３以上の期間のドロップアウト検出
信号を通過させるＬつに設定すればよいものである０そして、上記各パルス弁別回路１７．・・・。

１’ｉｆ）出力端は、前記スクラッチ傷判定回路１８の
Ｄタイプフリップフルツブ（以下ＤＦＦという）１９．
・・・、１９のプリセット端ＰＲにそれぞれ接続されて
いる０こｖＤＦＦＪ９．・・・。

１９のＤ入力端りは接地され、クロック端ＣＫは中央演
算処理装置（以下ＣＰＵという）２０のクロック出力端
Ｃに接続されているＯここで、上記ＤＦＦＭ９．・・・
、１９はその１つについて説明すると、クロック端ＣＫ
Ｋ第４図（１）ニ示すふうな所定周期のクロックツ（ル
ス信号φＣが、ＣＰＵ２０から供給されており、この状
態でＪｌｌＥ４図（ｂ）に示すようにプリセット端ＰＲ
がＨレベルになると、これに同期して出力端Ｑが纂４図
（Ｃ）に示す工うにＨレベルとなされる。そして、次の
クロックツ（ルス信号φＣの立ち上がりで、出力端Ｑは
Ｌレベルにリセットされるように動作するものである０また、上記各ＤＦＦＩ　９　、・・・、１９の出力端Ｑ
は、バッファ回路２１’ｉｆ介して、上記ＣＰＵ２０の
データ入力端ＤＩＮに接続されているＯさらに、このＣ
ＰＵ２０のリード信号出力端Ｒは、上記バッファ回路２
１０制御端Ｇに接続されている。そして、バッファ回路
２１は、ＣＰＵ２０Ｑ）リード信号出力端Ｒからリード
信号が出力されると、各ＤＦＦ１９．・・・、１９の出
力ｒＣＰＵｊ（Ｊのデータ入力端ＤＩＮに出力するもの
である。さらに、上記ＣＰＵ２０は、そのデータ入力端
ＤＩＨに供給された信号ｔ１記憶回路２２に所定の順序
で書き込むとともに、書き込まれた信号ｒ！！み出す作
用ケ行なうも○である。また、上記ＣＰＩＪ２０のクロ
ック出力端Ｃから出力されるクロックツくルス信号φＣ
は、上記テープ１１の走行に対応する周期ｒ有する）ζ
ルス信号いわゆるタイマータック信号が、接続抱子２３
及びカウンタ回路２４に介してＣＰＵ２０に供給される
ことにエリ、その周期が後述するように適宜制御される
ものである０上記のような構成において、以下その動作
を説明する。まず、記録ヘッド１２．・・・、１２でテ
ープ１ノに記録され友試験用信号は、それぞれ再生ヘッ
ド１３．・・・、１３で再生されるＯこのとき、テープ
１１の傷等にエリ再生信号にドロップアウトが生じると
、ドロップアウト検出回＠１６．・・・、１６からドロ
ップアウト検出信号が出力される０そして、このドロッ
プアウト検出信号は、パルス弁別回路１７．・・・、１
７により、テレビ画面上に影響を及ぼす根長時間にわ次
るものが判別され、ＤＦＦＪ９．・・・、１９に供給さ
れるＯこの丸め、ＤＦＦ１９．・・・。

１９はドロップアウト検出信号の有無に応じて、その出
力端ＱがＨ及びＬレベルになされるものである。そして
、各ＤＦＦＪ　ｙ　、・・・、１９の出力端Ｑからの出
力信号は、ノ（ソファ回路２１に一旦供給され、ＣＰＵ
２０からリード信号力Ｘｗ力されると、ｌＩ＊ＣＰＵ２
０に介して記憶回路２２の所定番地に書き込まれる。

ここで、テープ１１に生じたスクラッチ傷を判別する手
段荀、ヘリカル走査方向の１つのトラックについて説明
する。第５図において、図中斜線で示す部分が、テープ
１１にヘリカル走査方式で記録再生ケ行なった場合に対
応する１フイ一ルド分の画像信号【構成する７つの情報
信号２５ノ、・・・、２５７の各記録位ｉｉｒ示ｒもの
で、全体としてヘリカル走査方向の１つのトラック？構
成していると「る０そして、テープ１ノが第５図中矢印
方向に走行されると、テープ１ノの幅方向に配列された
再生ヘッド１３゜・・・、１３のうち情報信号２５１の
記録位置に図中上端部の再生ヘッド１３が位置さ２する
。この位置でテープ１１に記録さ７′Ｌ足試験用信号ｖ
Ｐ４生−ツド１３で再生することになるが、そＱ再生信
号にドロップアウトが生じていると、再生ヘッド１３に
対応ｒ　；＋Ｄ　Ｆ　Ｆ　Ｉ　９の出力鵡ＱがＨレベル
となり、これが、例えば記憶回路２２のａ番地に記憶さ
れるつ以下、同様にして、すでに、情報信号２５２゜・・・、
２５７の記録位置における試験用信号が再生ヘッド１３
．・・・、１３で再生され、それぞれの再生信号にドロ
ップアウトが生じているが否かの信号が、順次記憶回路
２２の（ａ−ｂ）番地ｈ　”’　ｓ　（＠　　ｎｂ）番
地（ｎはこの場合６）に記憶されている。そして、記憶
回路２２の（ａ）。

・・・、（ａ−６ｂ）番地に全て書き込みが終了した状
態で、ＣＰＵ２０はそれらの番地の内容を読み出して、
ドロップアウトの生じている部分が規定数以上であるか
否かｔ判別し、規定数以上である場合、スクラッチ傷が
生じていると判断するものである。

上記の工うな一連の動作は、全て前記クロックパルス信
号φＣのタイミングで行なわれる。

この＾め、上記ＣＰＵ２０は、テープ１１上のヘリカル
走査方向の１トラック分が、再生ヘッド１３．・・・、
１３上？通過する間に発生するクロックパルス信号φＣ
の数に対応するドロップアウト検出信号を記憶できる容
量４少なくとも有している。そして、情報信号２５ノの
記録位置に対応する再生ヘッド１３によってドロップア
ウト検出が行なわれた後、該再生ヘッド１３は次のクロ
ックパルス信号φＣによって、次のヘリカル走査方向の
トラックの対応する情報信号部分のドロップアウト検出
に供され、その結果が（ａ＋１）番地に記憶されるよう
になる。このようにして記憶回路２２の最１ＥＮＤ番地
まで到達すると０番地に戻る工うにさＪｔている０また
、前記（ａ−ｎｂ）番地が負になったときは、記憶口’
＠Ｊ！２の最終番地２ｘとすると、Ｘ−（ａ−ｎｂ）番
地倉使用する工うにすれば工い○さらに、上記クロック
パルス信号φＣは、ヘリカル走査方向の１つのトラック
と次のトランクとｔ区別するため、該トラック間の距離
に相当した周期とすれば工い。例えば、１インチ幅テー
プタイプＣフォーマットでは、トラック間隔が４．０６
７［ＩＪ）　　であるため、クロックツ（ルス信号φ（
の周期は１，６　［ｍ５ｅｅ　）にするのがＬい０また
、上記クロックパルス信号φＣの周期は、テープ試験装
置のテープ速度に同期させて、つまりタイマータック信
号によって±２０Ｃ％’Ｊ程度変化させることにエリ、
エリ正確なスクラッチ傷検出會行なうことができるもの
である。

ここで、第６図は上記スクラッチ傷判定回路１８の全体
的な動作ｒ示すフローチャートである。第６図において
、スクラッチ傷が検出されると、テープタイマーのデー
タケ読み、スクラッチ傷の位置を抜き出すとともに、そ
の旨が外部にプリントアウトされるようになっている。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨紮逸脱しない範囲で種々変形して実施
することができる。

−したがって、以上詳述した工うにこの発明によれば、
複数の再生ヘッドで再生された各試験用信号から得られ
るドロップアウト検出信号を所定の順序で記憶させ、テ
ープに対してヘリカル走査方向に対応させて順次読み出
すようにし次ので、テープにスクラッチ傷が生じている
こと？容易に検出し得る極めて良好なテープ試験装置【
提供することができる。

【図面の簡単な説明】

Ａｌ１図及び＃！２図はそれぞｎ従来のテープ試験装置
の問題点の説明図、第３図はこの発明に係るテープ試験
装置の一実施例ｒ示すブロック回路構成図、第４図（ａ
）乃至（Ｃ）はそれぞれ同実施例のＤＦＦの動作ケ説明
するだめのタイミング図、第５図は同実施例の動作？テ
ープ上で説明するための動作説明図、ｉｇ６図は同実施
例の回路上での動作ｒ説明するためのフローチャートで
ある。１１・・・テープ、１２・・・記憶ヘッド、ノ３・・・
再生ヘッド、１４・・・トラック、１５・・・接続端子
、１６・・・ドロップアウト検出回路、１７°°°パル
ス弁別回路、１８・・・スクラッチ傷判定回路、１９・
・・ＤＦＦ、２０・・・ＣＰＵ、ＪＪ・・・バッファ回
路、２２・・・記憶回路、２３・・・接続端子、２４・
・・カクンタ回路Ｏ出願人代理人　弁理士　　鈴　江　武　彦第１図１第２図１第４　区第５図

Claims

【特許請求の範囲】テープの幅方向に配列され基準レベルの試験用信号を前
記テープに記録する複数の記録ヘッドと、前記テープの
幅方向に配列され１記複数の記録ヘッドで記録され次各
試験用信号を各別に前記テープから再生する複数の再生
ヘッドと、この複数の再生ヘッドで再生された各試験用
信号のレベルｔそれぞれ各別に判別してドロップアウト
が生じたことを検出する複数の検出回路と【備えたテー
プ試験装置において、前記複数の検出回路から出力され
る各検出信号を所定の順序で記憶する記憶回路と、この
記憶回路に記憶され友複数の検出信号を前記テープに対
してヘリカル走査方式【用いて記録再生し＾場合のトラ
ックに対応させて順次読み出す手段とｔ具備し、前記テ
ープにそのヘリカル走査方向に生じ九傷【検出する工う
にしてなることｔ特徴とするテープ試験装置。