JPH0377391A - Semiconductor laser - Google Patents

Semiconductor laser

Info

Publication number
JPH0377391A
JPH0377391A JP21432589A JP21432589A JPH0377391A JP H0377391 A JPH0377391 A JP H0377391A JP 21432589 A JP21432589 A JP 21432589A JP 21432589 A JP21432589 A JP 21432589A JP H0377391 A JPH0377391 A JP H0377391A
Authority
JP
Japan
Prior art keywords
type
layer
type inp
ingaasp
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21432589A
Other languages
Japanese (ja)
Inventor
Shinya Okuda
奥田 伸也
Ichiro Ushijima
牛嶋 一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21432589A priority Critical patent/JPH0377391A/en
Publication of JPH0377391A publication Critical patent/JPH0377391A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To reduce the solid-phase diffusion of impurities into an N-type InP clad layer and an InGaAsP active layer from a P-type InP substrate by arranging a P-type InGaAsP impurity diffusion preventing layer between the P-type InP substrate and a P-type InP buffer layer. CONSTITUTION:A P-type InGaAsP impurity diffusion preventing layer 1 is arranged between a P-type InP substrate 31 and an InGaAsP active layer 33. Since the diffusion length of impurities (Zn) in the InGaAsP which composes the P-type InGaAsP impurity diffusion preventing layer 1 is 1/2-1/4 of the diffusion length of impurities in InP which compose a P-type InP buffer layer 32, when a P-type InGaAsP impurity diffusion preventing layer 1 is provided between the P-type InP substrate 31 and the P-type InP buffer layer 32, it provides an effect for preventing impurity diffusion equivalent to that a P-type InP buffer layer 32 having double or three times the thickness of the P-type InGaAsP impurity diffusion preventing layer 1 is provided. Accordingly, the layer lamination can be formed more thinly compared with the case where only the P-type InP buffer layer 32 is arranged on a conventional P-type InP substrate 31.

Description

【発明の詳細な説明】 〔概要〕 半導体レーザに関し、 成長工程中の高温熱処理によるp型InP基板からI 
nGaAs p活性層およびn型InPクラッド層への
不純物の固相拡散を低減することができ、素子特性、を
向上させることができる半導体レーザを提供することを
目的とし、 p型InP基板と、該p型InP基板上にp型InPバ
ッファ層、p型またはn型、あるいはノンドープの活性
層およびn型InPクラッド層が顧次形成されてなるメ
サ部とを有する半導体レーザにおいて、該p型InP基
板と該p型InPバンファ層間にp型1nGaAsP不
純物拡散防止層を設けるように槽底する。
[Detailed Description of the Invention] [Summary] Regarding a semiconductor laser, I
The purpose of the present invention is to provide a semiconductor laser that can reduce solid-phase diffusion of impurities into an nGaAs p active layer and an n-type InP cladding layer and improve device characteristics. A semiconductor laser having a mesa portion in which a p-type InP buffer layer, a p-type, n-type, or non-doped active layer, and an n-type InP cladding layer are successively formed on a p-type InP substrate. A p-type 1nGaAsP impurity diffusion prevention layer is provided between the p-type InP bumper layer and the p-type InP bumper layer.

〔産業上の利用分野〕[Industrial application field]

本発明は、半導体レーザに係り、例えばp型InP基板
上にノンドープのInGaAsP活性層を有するメサ部
を備えた埋め込み型の半導体レーザに適用することがで
き、特にp型!nP基板からInGaAsP活性層への
不純物の固相拡散を低減して素子特性を向上させること
ができる半導体レーザに関する。
The present invention relates to a semiconductor laser, and can be applied, for example, to a buried type semiconductor laser having a mesa portion having a non-doped InGaAsP active layer on a p-type InP substrate. The present invention relates to a semiconductor laser that can improve device characteristics by reducing solid phase diffusion of impurities from an nP substrate to an InGaAsP active layer.

i rh、 G a A S P活性層を有するメサ部
を備えた埋め込み型半導体レーザは、例えば長波長帯の
光通信等に用いられるものであり光通信システムの進展
、普及に伴い使用環境の範囲が広まることから特に70
〜80℃程度の高温下での特性向上が望まれている。従
来、この半導体レーザには欠陥が少な(比較的特性が良
好であるn型InP5板を用いたものが一般的であった
が、n型InP基板を用いるとn型X n、 P基板の
場合に比べ利得を太き(採ることができ、活性層外へ流
れるリークを流を少なくできることから特に高温下での
特性向上が可能であり、近年ではp型!nP基板を用い
、1’、 n G a A s P活性層を有するメサ
部を備えた埋め込み型半導体レーザが着目されている。
I rh, Ga A SP A buried semiconductor laser equipped with a mesa portion having an active layer is used, for example, in long wavelength band optical communications, and as optical communication systems progress and become popular, the range of usage environments is changing. Especially since 70
It is desired to improve the properties at high temperatures of about ~80°C. Conventionally, this semiconductor laser has generally used an n-type InP5 plate with few defects (relatively good characteristics), but when an n-type InP substrate is used, an n-type X n, a P substrate is used. It is possible to obtain a larger gain (compared to A buried semiconductor laser including a mesa portion having a GaAsP active layer is attracting attention.

〔従来の技術〕[Conventional technology]

第3図は、従来の半導体レーザの構造を示す断面図であ
る0図示例の半導体レーザはn型InP基板を用い、I
nGaAsP活性層を有するメサ部を備えた埋め込み型
半導体レーザに適用する場・合である。
FIG. 3 is a cross-sectional view showing the structure of a conventional semiconductor laser.
This is a case where the present invention is applied to a buried semiconductor laser having a mesa portion having an nGaAsP active layer.

この図において、31はp型1 n、 P基板、32は
p型InPバソクア層、33はp型またはn型、あるい
はノンドープの1nGaAsP活性層、34はn型1r
hP第1のクラッド層、35は活性領域となるメサ部で
、p型InPバッファ層32、InGaAsP活性層3
3及びn型InP第1のクラッドN34から構成されて
いる。36はp型InP第1の埋め込み層、37はn型
InP第2の埋め込み層、38はp型InP第3の埋め
込み層、39はn型InP第2のクランド層、40はn
型1nGaAsP:2ンタクト層、41はp電極、42
はn電極である。
In this figure, 31 is a p-type 1n, P substrate, 32 is a p-type InP bathoqua layer, 33 is a p-type or n-type, or non-doped 1nGaAsP active layer, and 34 is an n-type 1r
The hP first cladding layer 35 is a mesa portion that becomes an active region, and includes a p-type InP buffer layer 32 and an InGaAsP active layer 3.
3 and an n-type InP first cladding N34. 36 is a p-type InP first buried layer, 37 is an n-type InP second buried layer, 38 is a p-type InP third buried layer, 39 is an n-type InP second ground layer, and 40 is an n-type InP buried layer.
Type 1nGaAsP: 2 contact layers, 41 is p electrode, 42
is an n-electrode.

次に、その製造方法について説明する。Next, the manufacturing method will be explained.

先ず、p型!nP基板31上にp型InPバッファ層3
2、InGaAsP活性層33及びn型InP第1のク
ラッド層34を順次形威し、n型InP第1のクラツド
層34上全面にSun、膜を形成した後、メサエッチン
グ用マスクを形成するためにこのSiO□膜をバターニ
ングする0次いで、残ったメサエッチング用マスクとし
て機能するSin。
First, p-type! p-type InP buffer layer 3 on nP substrate 31
2. After sequentially shaping the InGaAsP active layer 33 and the n-type InP first cladding layer 34 and forming a Sun film over the entire surface of the n-type InP first cladding layer 34, a mask for mesa etching is formed. Next, this SiO□ film is patterned.Then, the remaining Si serves as a mask for mesa etching.

膜をマスクとしてメサエッチングを行い、n型InP第
1のクラフト層34、InGaAsP活性層33及びp
型InPバフファ層32の不要な部分をエツチングして
メサ部35を形成した後、メサ部35側部を埋め込むよ
うにp型InP第1の埋め込み層36、n型InP第2
の埋め込み層37、及びp型Inp第3の埋め込み層3
8を順次形威する。次いで、メサ部・ノチング用マスク
として用いたSin、膜を除去した後、n型InP第1
のクラッドN34およびp型InP第3の埋め込み層3
8上にn型InP第2のクラッド層39およびn型1 
n Q a A 3 Pコンタクト層40を順次形威す
る。そして、p型InP基板31及びn型1nGaAs
P:r7タクト層40と各々コンタクトを取るようにp
電極41及びn電極42を各々形成した後、共振器長で
へき関することにより第3図に示すような構造の半導体
レーザが完成する。
Mesa etching is performed using the film as a mask, and the n-type InP first craft layer 34, the InGaAsP active layer 33, and the p-
After etching unnecessary portions of the InP buffer layer 32 to form a mesa portion 35, a first p-type InP buried layer 36 and a second n-type InP layer 36 are formed so as to bury the sides of the mesa portion 35.
buried layer 37, and p-type Inp third buried layer 3
Form 8 in sequence. Next, after removing the Sin film used as the mesa part/notching mask, the n-type InP first film was removed.
cladding N34 and p-type InP third buried layer 3
n-type InP second cladding layer 39 and n-type 1
The n Q a A 3 P contact layer 40 is formed one after another. Then, p-type InP substrate 31 and n-type 1nGaAs
P: p so as to make contact with the r7 tact layer 40, respectively.
After forming the electrode 41 and the n-electrode 42, they are separated at the cavity length to complete a semiconductor laser having the structure shown in FIG. 3.

第3図に示すp型InP基板31を用いた半導体レーザ
は、n型InP基板を用いたものに比べ利得を大きく採
ることができ、活性層外へ流れるリーク電流を少なくす
ることができ、高温下での特性向上が可能であるという
利点がある。
The semiconductor laser using the p-type InP substrate 31 shown in FIG. This has the advantage that it is possible to improve the characteristics at lower temperatures.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、n型InP基板31を用いた第3図に示
す半導体レーザでは、n型InP基板を用いた半導体レ
ーザを構成するp型コンタクト層の場合と同様にオーミ
ックコンタクトを取り易くするため、ある程度濃度の高
いp型InP基板31を用いるのが望ましいが、n型I
nP基板31は3回の成長工程による高温熱処理(60
0℃前後)を受は高温熱処理にさらされる時間が長いた
め、p型IrnP基板31からのp型不純物の固相拡散
が進み、InGaAsP活性Jii33やn型InP第
1、第2のクラッド層34.39にp型不純物が侵入し
て発光効率が低下したりする等素子特性が劣化するとい
う問題があった。n型InP第1、第2のクラッド層3
4.39にp型不純物が侵入してp型に反転された場合
はレーザ動作させることができなくなってしまう。
However, in the semiconductor laser shown in FIG. 3 using the n-type InP substrate 31, in order to make it easier to make ohmic contact, as in the case of the p-type contact layer constituting the semiconductor laser using the n-type InP substrate, a certain amount of concentration is required. Although it is desirable to use a p-type InP substrate 31 with a high
The nP substrate 31 is subjected to high-temperature heat treatment (60
Since the substrate is exposed to high-temperature heat treatment for a long time (around 0°C), the solid phase diffusion of p-type impurities from the p-type IrnP substrate 31 progresses, and the InGaAsP active Jii 33 and the n-type InP first and second cladding layers 34 There was a problem that p-type impurities invaded into the .39 layer, resulting in deterioration of device characteristics such as a decrease in luminous efficiency. N-type InP first and second cladding layers 3
If a p-type impurity invades 4.39 and inverts it to p-type, laser operation will no longer be possible.

上記問題を解決する手段としてInGaAsP活性層A
s下部のp型InPバッファ層32の濃度を低くし厚く
積み、n型InP基板31からI nGaAsP活性N
33までの距離を遠くしてp型!nP基板31からの固
相拡散の影響をある程度低減するという半導体レーザが
知られているが、一般に濃度が低いと抵抗率が大きくな
り、また厚く積むと素子の直列抵抗が大きくなりレーザ
動作させた際発熱のため高温下での特性が却って悪くな
るという欠点がある。
As a means to solve the above problem, InGaAsP active layer A
The concentration of the p-type InP buffer layer 32 at the bottom of
P type with a long distance to 33! Semiconductor lasers are known that reduce the influence of solid phase diffusion from the nP substrate 31 to some extent, but in general, when the concentration is low, the resistivity increases, and when stacked thickly, the series resistance of the element increases, making it difficult to operate the laser. However, it has the disadvantage that its characteristics at high temperatures actually worsen due to heat generation.

なお、n型InP基板を用いた半導体レーザでは上記の
ような問題は生じない。具体的には、p電極のZ n 
/ A u等とオー廼ツクコンタクトを取り易(するた
め、結晶の最上層に高濃度のp型■n G a A S
 Pコンタクト層を形成するが、これは結晶成長の最終
層となるため結晶成長後、高温にされる時間がn型In
P基板を用いた半導体レーザに較べ非常に短くて済みコ
ンタクト層からの不純物の固相拡散による他の半導体結
晶への影響はほとんど生じない。
Note that the above problem does not occur in a semiconductor laser using an n-type InP substrate. Specifically, Z n of the p electrode
/Au, etc. (to make it easy to make open contact with
A P contact layer is formed, but since this is the final layer of crystal growth, the time spent at high temperature after crystal growth is
It is much shorter than a semiconductor laser using a P substrate, and solid-phase diffusion of impurities from the contact layer hardly affects other semiconductor crystals.

そこで本発明は、成長工程中の高温熱処理によるp型I
nP基板からInGaAsP活性層およびn型InPク
ラフト層への不純物の固相拡散を低減することができ、
素子特性を向上させることができる半導体レーザを提供
することを目的とする。
Therefore, the present invention aims at p-type I by high-temperature heat treatment during the growth process.
It is possible to reduce solid phase diffusion of impurities from the nP substrate to the InGaAsP active layer and the n-type InP craft layer,
An object of the present invention is to provide a semiconductor laser that can improve device characteristics.

〔課題を解決するための手段〕[Means to solve the problem]

本発明による半導体レーザは上記目的達成のため、p型
InP基板と、該p型!nP基板上にp型rnPバッフ
ァ層、p型またはn型、あるいはノンドープの1nGa
AsP活性層およびn型InPクラフト層が順次形成さ
れてなるメサ部とを有する半導体レーザにおいて、該p
型InP基板と該p型InPバッファ層間にp型1nG
aAsP不純物拡散防止層を設けて構成する。
In order to achieve the above object, the semiconductor laser according to the present invention includes a p-type InP substrate and the p-type! p-type rnP buffer layer on nP substrate, p-type or n-type, or undoped 1nGa
In a semiconductor laser having a mesa portion in which an AsP active layer and an n-type InP craft layer are sequentially formed, the p
p-type 1nG between the p-type InP substrate and the p-type InP buffer layer
An aAsP impurity diffusion prevention layer is provided.

〔作用〕[Effect]

本発明は、第1図に示すように、n型InP基板31と
p型InPバッファ層32間にn型1 n、 G aA
sP不純物拡散防止層tを設けるように構成される。
In the present invention, as shown in FIG. 1, an n-type 1 n, GaA
It is configured to provide an sP impurity diffusion prevention layer t.

したがって、成長工程中の高温熱処理によるn型InP
基板31からInGaAsP活性層33およびn型!n
P第1、第2のクラッド層34.39への不純物の固相
拡散を低減することができるようになり、素子特性を向
上させることができるようになる。詳細については実施
例で説明する。
Therefore, n-type InP due to high temperature heat treatment during the growth process
From the substrate 31 to the InGaAsP active layer 33 and the n-type! n
Solid-phase diffusion of impurities into the P first and second cladding layers 34 and 39 can be reduced, and device characteristics can be improved. Details will be explained in Examples.

〔実施例〕〔Example〕

第1図及び第2図は本発明に係る半導体レーザの一実施
例を説明する図であり、第1図は一実施例の構造を示す
断面図、第2図(a)〜(d)は一実施例の製造方法を
説明する図である。
1 and 2 are diagrams for explaining one embodiment of the semiconductor laser according to the present invention, FIG. 1 is a sectional view showing the structure of one embodiment, and FIGS. 2(a) to 2(d) are It is a figure explaining the manufacturing method of one Example.

これらの図において、第3図と同一符号は同一または相
当部分を示し、1はp型I n、 G a A s P
不純物拡散防止層、2はメサ部で、n型1 nGaAs
P不純物拡散不純物拡散防止型11PバツフアN32、
InGaAsP活性層33及びn型InP第1のクラン
ド層34から構成される。3はSin。
In these figures, the same reference numerals as in FIG. 3 indicate the same or corresponding parts, and 1 indicates p-type In, Ga As P
Impurity diffusion prevention layer, 2 is a mesa part, n-type 1 nGaAs
P impurity diffusion impurity diffusion prevention type 11P buffer N32,
It is composed of an InGaAsP active layer 33 and an n-type InP first ground layer 34. 3 is Sin.

膜である。It is a membrane.

次に、その製造方法について説明する。Next, the manufacturing method will be explained.

先ず、第2図(a)に示すように、液相エピタキシャル
成長法により面指数(100)のn型InP基vi、3
1上にp型! nGaAs P不純物拡散防止層1  
(Znドープ、キャリア濃度I XIO”7.、厚さ0
.2μrn、バンドギャップエネルギー1.24eV)
、p 型1 n Pバッファ層32(Cdドープ、キャ
リア濃度1xlQ”/cj、厚さ0.5μrrh) 、
InGaAsP活性層33(厚さ0.15μm、バンド
ギャップエネルギー0.95eV)及びn型InPクラ
フト層34(Snドープ、キャリア濃度lXl0”/c
d、厚さ0.4μm)を順次成長させる。
First, as shown in FIG. 2(a), an n-type InP group vi,3 with a surface index of (100) was grown by liquid phase epitaxial growth.
P type on top of 1! nGaAs P impurity diffusion prevention layer 1
(Zn doped, carrier concentration IXIO”7., thickness 0
.. 2 μrn, band gap energy 1.24 eV)
, p-type 1 n P buffer layer 32 (Cd doped, carrier concentration 1xlQ"/cj, thickness 0.5μrrh),
InGaAsP active layer 33 (thickness 0.15 μm, band gap energy 0.95 eV) and n-type InP craft layer 34 (Sn doped, carrier concentration lXl0”/c
d, thickness 0.4 μm) are sequentially grown.

このように、p型!nP基板31とn型1rhPバツフ
アN32の間にp型! nGaAs P不純物拡散防止
層31を設けることにより従来のInPバフファ層1層
のみの場合と較べ、p型!nP基板31とI nGaA
s P活性層33間の距離が同じでも、1nGaAsP
中の不純物固相拡散長がInP中のそれより小さいため
、n型InP基板31からの不鈍物の固相拡散防止効果
を大きくすることができる。
In this way, p type! P type between nP substrate 31 and n type 1rhP buffer N32! By providing the nGaAs P impurity diffusion prevention layer 31, the p-type! nP substrate 31 and InGaA
Even if the distance between the sP active layers 33 is the same, 1nGaAsP
Since the solid phase diffusion length of impurities in the n-type InP substrate 31 is smaller than that in InP, the effect of preventing solid phase diffusion of impurities from the n-type InP substrate 31 can be increased.

次に、第2図(b)に示すように、プラズマCVD法に
よりn型InP第1のクラツド層34上全面にSin、
膜3を形成し、メサエッチング用マスクを形成するため
にこのSin、膜3を通常のホトリゾグラフに技術でバ
ターニングする。この時、<011>方向に幅3μmの
メサエッチング用マスクとして機能するSin、膜3が
形成される。次いで、このメサエッチング用マスクとし
て機能するSjow膜3をマスクにして、臭素系のエツ
チング液を用いたウェットエツチングによりn型inP
第1のクラッド層34、InGaAsP活性層33、p
型InPバッファ層32及びp型InGaAsP不鈍物
拡散肪止層lを選択的にエツチングしてメサ部2を形成
する。
Next, as shown in FIG. 2(b), the entire surface of the n-type InP first cladding layer 34 is coated with Sin,
A film 3 is formed and this film 3 is patterned using a conventional photolithography technique to form a mask for mesa etching. At this time, a Sin film 3 having a width of 3 μm and functioning as a mask for mesa etching is formed in the <011> direction. Next, using the Sjow film 3 that functions as a mesa etching mask as a mask, n-type inP is etched by wet etching using a bromine-based etching solution.
First cladding layer 34, InGaAsP active layer 33, p
The mesa portion 2 is formed by selectively etching the InP type buffer layer 32 and the p-type InGaAsP inert diffusion stop layer l.

次に、第2図(C)に示すように、再び液相エピタキシ
ャル成長法によりp型InP第1の埋め込みIi!13
6(cdドープ、キャリア濃度2 XIO”/−1厚さ
0.2urn) 、n型InP第2の埋め込み7137
(Teドープ、キ+ ’J 71度I XIO”/cf
fl、厚さ0.3μm)及びp型InP第3の埋め込み
層38(Cdドー′ブ、キャリア濃度2 XIO”/c
d、厚さ0.2μm)を順次成長させる。
Next, as shown in FIG. 2(C), p-type InP is first buried Ii! by liquid phase epitaxial growth again. 13
6 (cd doped, carrier concentration 2XIO"/-1 thickness 0.2urn), n-type InP second implant 7137
(Te-doped, Ki + 'J 71 degrees I XIO'/cf
fl, thickness 0.3 μm) and p-type InP third buried layer 38 (Cd-doped, carrier concentration 2 XIO”/c
d, thickness 0.2 μm) are sequentially grown.

次に、第2図(d)に示すように、メサエッチング用マ
スクとして用いたSin、膜3をフッ酸溶液により除去
した後、液相エピタキシャル成長法によりp型1 、n
G a A s P不純物拡散防止層1およびp型1 
n、 P第3の埋め込み層38上にn型InP第2のク
ラッド1139(Teドープ、キャリア濃度1xlQ”
/i、厚さ0.5μm)及びn型InGaAsPコンタ
クト層40(Teドープ、キャリア濃度2xIQ”/d
、厚さ0.25.crm)を順次成長させる。
Next, as shown in FIG. 2(d), after removing the Sin film 3 used as a mesa etching mask with a hydrofluoric acid solution, p-type 1, n
G a A s P impurity diffusion prevention layer 1 and p-type 1
An n-type InP second cladding 1139 (Te doped, carrier concentration 1xlQ") is formed on the n, P third buried layer 38.
/i, thickness 0.5 μm) and n-type InGaAsP contact layer 40 (Te doped, carrier concentration 2xIQ''/d
, thickness 0.25. crm) are grown sequentially.

そして、p型InP基板31及びn型1 nGaAsP
コンタクト層40と各々コンタクトを取るようにp電極
41及びn電極42を各々形成した後、共振器長でへき
関することにより第1図に示すような構造の半導体レー
ザが完成する。
Then, p-type InP substrate 31 and n-type 1 nGaAsP
After forming a p-electrode 41 and an n-electrode 42 so as to make contact with the contact layer 40, they are separated at the cavity length, thereby completing a semiconductor laser having the structure shown in FIG.

すなわち、上記実施例では、第1図に示すように、p型
InP基板31とInGaAsP活性層33間にp型!
nGaAsP不純物拡散防止N1を設けている。ここで
設けたp型1nGaAsP不純物拡散防止層1を構成す
るInGaAsP中の不純物(Zn)の拡散長はp型!
nPバフファ層32を構成するInP中のそれの1/2
〜1/4程度であるため、p型1nGaAsP不鈍物拡
散防止層lをp型InP基板31とp型InPバッファ
層32間に設けることにより、p型X n、 G a 
A s P不純物拡散防止層1に対・して2〜3倍の厚
さのp型I n、 Pバフフッ層32を加えたのと同等
の不純物拡散防止効果がある。このため、従来のp型I
nP基板31上にp型InPバッファ層32だけを設け
た場合と較べて、p型I nGaAs P不純物拡散防
止層1を設けて構成することにより更に薄(形成するこ
とができる。従って、p型InP基板31からInGa
AsP活性層33およびn型InP第1、第2のクラッ
ド層34.39への不純物の固相拡散を、従来のp型1
rxPバッファJl!32のみの場合よりも低減させる
ことができ、素子特性を向上させるこ。
That is, in the above embodiment, as shown in FIG. 1, a p-type!
An nGaAsP impurity diffusion prevention N1 is provided. The diffusion length of the impurity (Zn) in InGaAsP constituting the p-type 1nGaAsP impurity diffusion prevention layer 1 provided here is p-type!
1/2 of that in InP constituting the nP buffer layer 32
~1/4, therefore, by providing a p-type 1nGaAsP inert diffusion prevention layer l between the p-type InP substrate 31 and the p-type InP buffer layer 32, the p-type X n, Ga
The impurity diffusion prevention effect is equivalent to that of adding a p-type In, P buffing layer 32 two to three times as thick as the AsP impurity diffusion prevention layer 1. For this reason, the conventional p-type I
Compared to the case where only the p-type InP buffer layer 32 is provided on the nP substrate 31, by providing the p-type InGaAs P impurity diffusion prevention layer 1, it is possible to form a thinner layer. InGa from the InP substrate 31
The solid-phase diffusion of impurities into the AsP active layer 33 and the n-type InP first and second cladding layers 34 and 39 is performed using the conventional p-type 1
rxP buffer Jl! 32, which improves the device characteristics.

とができる。また、p型InP基板31とr nGaA
sP活性N33間の距離を小さくすることができるため
、直列、抵抗が大きくなり発熱してしまうという恐れも
なくなる。
I can do that. In addition, p-type InP substrate 31 and r nGaA
Since the distance between the sP active N33 can be reduced, there is no fear that the series resistance will increase and heat will be generated.

また、従来のp型InPバッファ層32のみの場合とp
型InGaAsP不純物拡散防止層1を設けた本実施例
の場合でしきい値電流を比較したところ、28℃におい
て従来のものがしきい値25rnAであったのに対し、
本実施例のものではしきい値11mAとしきい値が低下
しており素子特性が向上していることが確認できた。な
お、従来、本実施例共、p型!nP基板31とInGa
AsP活性層33間の距離は同距離の0.7μmにし、
また各層のキャリア濃度を同じにして行なった。
Moreover, the case of only the conventional p-type InP buffer layer 32 and the case of the p-type InP buffer layer 32 are
Comparing the threshold current in the case of this example in which the InGaAsP type impurity diffusion prevention layer 1 was provided, the threshold current was 25rnA in the conventional case at 28°C.
In this example, the threshold value was lowered to 11 mA, and it was confirmed that the device characteristics were improved. In addition, conventionally, both of this example and p-type! nP substrate 31 and InGa
The distance between the AsP active layers 33 is the same distance of 0.7 μm,
Further, the carrier concentration in each layer was made the same.

なお、本発明において、InGaAsP活性層33から
のキャリア漏れによるp型1nGaAsP不鈍物拡散防
止層lの発光を防ぐ好ましいB様としては、p型InP
バッファ層32の厚さを0.5μm程度にして構成すれ
ばよい。
In the present invention, a preferable type B for preventing light emission of the p-type 1nGaAsP inert diffusion prevention layer l due to carrier leakage from the InGaAsP active layer 33 is p-type InP.
The thickness of the buffer layer 32 may be about 0.5 μm.

また、本発明において、I nGaAs P活性層33
から出た光をP型1 n、 G a A s P不純物
拡散防止層(が吸収しないようにする好ましい態様とし
ては、I nGaAs P活性層33よりバンドギャッ
プの大きなp型I nGaAs P不純物拡散防止層1
を用いて構成すればよい。
Furthermore, in the present invention, the InGaAsP active layer 33
A preferable embodiment for preventing light emitted from the P-type 1n, GaAsP impurity diffusion prevention layer from being absorbed by the p-type InGaAsP impurity diffusion prevention layer, which has a larger band gap than the InGaAsP active layer 33, is layer 1
It can be configured using

〔発明の効果〕〔Effect of the invention〕

本発明によれば、成長工程中の高温熱処理によるp型I
nP基板からInGaAsP活性層およびn型KnPク
ラッド層への不純物の固相拡散を低減することができ、
素子特性を向上させることができるという効果がある。
According to the present invention, p-type I
It is possible to reduce solid phase diffusion of impurities from the nP substrate to the InGaAsP active layer and the n-type KnP cladding layer,
This has the effect of improving device characteristics.

l・・・・・・p型1nGaAsP不純物拡散防止層、
2・・・・・・メサ部、 31・・・・・・p2型InP基板、 32・・・・・・p 型1 n Pバッファ層、33−
−−−1 n G a A s P活性層、34・・・
・・・n型InP第1のクラッド層、39・・・・・・
n型InP第2のクラッド層。
l...p-type 1nGaAsP impurity diffusion prevention layer,
2...Mesa part, 31...P2 type InP substrate, 32...P type 1nP buffer layer, 33-
---1 n Ga As P active layer, 34...
...n-type InP first cladding layer, 39...
n-type InP second cladding layer.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図は本発明に係る半導体レーザの一実施
例を説明する図であり、 第1図は一実施例の構造を示す断面図、第2図は一実施
例の製造方法を説明する図、第3図は従来例の構造を示
す断面図である。 一実施例の構造を示す断面図 第1図 ′「 (b’1 「− 一実施例の製造方法を説明する図 第2図
1 and 2 are diagrams for explaining one embodiment of a semiconductor laser according to the present invention. FIG. 1 is a cross-sectional view showing the structure of one embodiment, and FIG. The explanatory diagram, FIG. 3, is a sectional view showing the structure of a conventional example. A cross-sectional view showing the structure of one embodiment.

Claims (1)

【特許請求の範囲】 p型InP基板と、該p型InP基板上にp型InPバ
ッファ層、p型またはn型、あるいはノンドープのIn
GaAsP活性層およびn型InPクラッド層が順次形
成されてなるメサ部とを有する半導体レーザにおいて、 該p型InP基板と該p型InPバッファ層間にp型I
nGaAsP不純物拡散防止層を設けたことを特徴とす
る半導体レーザ。
[Claims] A p-type InP substrate, a p-type InP buffer layer, a p-type or n-type, or a non-doped InP substrate on the p-type InP substrate.
In a semiconductor laser having a mesa portion in which a GaAsP active layer and an n-type InP cladding layer are sequentially formed, a p-type I layer is formed between the p-type InP substrate and the p-type InP buffer layer.
A semiconductor laser characterized by being provided with an nGaAsP impurity diffusion prevention layer.
JP21432589A 1989-08-21 1989-08-21 Semiconductor laser Pending JPH0377391A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21432589A JPH0377391A (en) 1989-08-21 1989-08-21 Semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21432589A JPH0377391A (en) 1989-08-21 1989-08-21 Semiconductor laser

Publications (1)

Publication Number Publication Date
JPH0377391A true JPH0377391A (en) 1991-04-02

Family

ID=16653888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21432589A Pending JPH0377391A (en) 1989-08-21 1989-08-21 Semiconductor laser

Country Status (1)

Country Link
JP (1) JPH0377391A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291686A (en) * 1992-04-14 1993-11-05 Matsushita Electric Ind Co Ltd Semiconductor laser
JPH0823139A (en) * 1994-07-05 1996-01-23 Nec Corp Semiconductor laser
JPH08236858A (en) * 1995-02-24 1996-09-13 Nec Corp P-type substrate buried type semiconductor laser and its manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291686A (en) * 1992-04-14 1993-11-05 Matsushita Electric Ind Co Ltd Semiconductor laser
JPH0823139A (en) * 1994-07-05 1996-01-23 Nec Corp Semiconductor laser
JPH08236858A (en) * 1995-02-24 1996-09-13 Nec Corp P-type substrate buried type semiconductor laser and its manufacture

Similar Documents

Publication Publication Date Title
JP4274504B2 (en) Semiconductor thin film structure
JP6785331B2 (en) Manufacturing method of semiconductor optical device and intermediate of semiconductor optical device
JPH07135369A (en) Semiconductor laser and its fabrication
JP4015865B2 (en) Manufacturing method of semiconductor device
JP2863677B2 (en) Semiconductor laser and method of manufacturing the same
JPH0377391A (en) Semiconductor laser
JPS62200786A (en) Semiconductor laser device and manufacture thereof
JP4108439B2 (en) Light emitting device manufacturing method and light emitting device
JPH077232A (en) Optical semiconductor device
JP2542570B2 (en) Method for manufacturing optical integrated device
JP3914584B2 (en) Semiconductor layer structure
JPS596588A (en) Semiconductor laser
JPH08330665A (en) Manufacture of optical semiconductor laser
JPH01304793A (en) Manufacture of semiconductor laser device
JPH03174793A (en) Semiconductor laser
JPS59208884A (en) Manufacture of buried method type semiconductor laser element
CN116646815A (en) Laser and preparation method thereof
JP2968159B2 (en) Method for manufacturing semiconductor laser device
JPH05121721A (en) Semiconductor light emitting device and manufacture thereof
JPS641073B2 (en)
JPS59149078A (en) Semiconductor laser
JPS62217690A (en) Semiconductor light-emitting device and manufacture thereof
JPH05291685A (en) Semiconductor laser device and manufacture thereof
JPH0381316B2 (en)
JPS60161690A (en) Manufacture of semiconductor laser device