JPH0376552B2 - - Google Patents
Info
- Publication number
- JPH0376552B2 JPH0376552B2 JP58072356A JP7235683A JPH0376552B2 JP H0376552 B2 JPH0376552 B2 JP H0376552B2 JP 58072356 A JP58072356 A JP 58072356A JP 7235683 A JP7235683 A JP 7235683A JP H0376552 B2 JPH0376552 B2 JP H0376552B2
- Authority
- JP
- Japan
- Prior art keywords
- motor
- latch circuit
- output
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 4
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 description 1
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- KIWSYRHAAPLJFJ-DNZSEPECSA-N n-[(e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enyl]pyridine-3-carboxamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/CNC(=O)C1=CC=CN=C1 KIWSYRHAAPLJFJ-DNZSEPECSA-N 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
Landscapes
- Rotational Drive Of Disk (AREA)
- Control Of Electric Motors In General (AREA)
Description
本発明は、コンパクト・デイスク・デジタル・
オーデイオ・プレーヤ（以下CDプレーヤと略す）
を駆動するモータの回転速度制御方式に関する。 CDプレーヤにおけるデイスク回転速度は、接
線速度ｖが一定になるように制御される。そのた
め、回転角速度ωはピツクアツプの位置、即ちト
レース半径ｒに対して次式のように変化する。 ω＝ｖ／ｒ（ｖ：一定） この回転制御は、デイスクから検出されるデー
タ信号よりクロツク信号を再生し、別途水晶発振
により得られる基準クロツク信号と同期するよう
にPLLによりスピンドルモータの回転速度ωを
制御するのが通常である。しかし、そのPLLの
動作範囲（キヤプチヤレンジ、ロツクレンジ）
は、クロツク再生回路の動作範囲に直接依存する
ため狭く、デイスク回転スタート時や、振動など
の外乱によるロツク外れなどに対して、円滑かつ
安定な動作を得るためには何らかの補助的な制御
手段が必要である。 第１図は従来のCDプレーヤの概略構成図で、
１は光デイスク、２は該デイスクを回転させるス
ピンドルモータ、３は光ピツクアツプ、４は該ピ
ツクアツプをデイスク１の半径方向に移動させる
ラツクギヤ、５は該ギヤと噛合するピニオンギ
ヤ、６はギヤ５と同軸に設けられたポテンシヨメ
ータで、このポテンシヨメータ６によつて光ピツ
クアツプ３の位置ｒを補助的なスピンドルモータ
駆動制御電圧Vc′に変換する。 この制御電圧Vc′は上述した補助手段によるも
ので、通常はフエイズロツクドループPLLによ
るモータ制御電圧Vcを用いる。７は光ピツクア
ツプ３により得られたデータ信号を増幅するプリ
アンプ、８は増幅されたデータ信号Ｓからクロツ
ク信号CKを再生するクロツク再生回路、９は再
生クロツク信号CKを基準発振器１０の出力Ｆと
位相比較する位相比較器、１１は比較器９の出力
から位相差を示す低周波成分だけを取り出すロー
パスフイルタ、１２は位相補償回路で、これらに
よりフエイズロツクドループPLLが構成される。 このPLLで得られた閉ループの常用制御電圧
Vcとポテンシヨメータ６による開ループの補助
制御電圧Vc′は、切替回路１３で選択されてモー
タ２の駆動回路１４に供給される。１５はデータ
信号Ｓと再生クロツクCKからオーデイオ信号を
再生するデコーダで、再生クロツクCKが同期外
れを起こした場合は同期外れ信号を発生して切替
回路１３を図示とは逆のVc′側に切替える。 補助手段により得られる制御電圧Vc′は、ピツ
クアツプ３の位置ｒ（デイスク１の中心からの半
径方向の距離）に反比例する値で、例えばピツク
アツプ３がデイスク中心へ向つて移動すると（ｒ
小）、Vc′大となつてモータ２、従つてデイスク
１の回転数を上昇させる。これは前式に示したよ
うに角速度ωを上昇させて接線速度ｖを一定に保
つためである。ところが、この補助手段ではスピ
ンドルモータ２の特性（印加電圧対回転角速度）
のバラツキやピツクアツプ３およびその摺動機構
４，５の取付誤差などに対して、例えば、ポテン
シヨメータ６に直列に挿入した抵抗R1，R2を調
整しなければならない欠点がある。 本発明は、上述した欠点を除去しようとするも
ので、デイスクから検出されるデータ信号が
NRZ−Ｉ形式のパルス信号であつて、規格上最
大パルス幅が11T′（T′：再生クロツクの周期）で
あるため、その最大パルス幅を基準クロツク（周
期Ｔ）で計測し、基準幅11Tとの大小を検出して
スピンドルモータの回転速度を制御すればPLL
のキヤプチヤレンジに追い込むことができる点に
着目したものである。 本発明のモータ回転速度制御方式は、モータに
よつてデイスクを回転し、且つ該デイスクの半径
方向に移動可能なピツクアツプによつて該デイス
クからデータを読み取る装置の該モータの回転速
度を、常時は該データから再生された再生クロツ
ク信号の位相が基準クロツク信号の位相と一致す
るようにフエイズロツクドループを用いて制御す
るモータ回転制御方式において、該データに含ま
れる各パルスの幅を該基準クロツクもしくはその
整数倍の周波数の信号で計数するカウンタと、該
カウンタの計数値Ｘを基準値より僅かに大きい上
側設定値Y1と比較する第１のマグニチユードコ
ンパレータおよび該基準値より僅かに小さい下側
設定値Y2と比較する第２のマグニチユードコン
パレータと、該第１のマグニチユードコンパレー
タがＸ＞Y1と判定したときにセツトされる第１
のラツチ回路と、該第２のマグニチユードコンパ
レータがＸ＜Y2と判定したときにリセツトされ
る第２のラツチ回路と、該第１のラツチ回路の出
力をサンプリングしてホールドする第１のデータ
フリツプフロツプと、該第２のラツチ回路の出力
をサンプリングしてホールドする第２のデータフ
リツプフロツプと、一定周期で該第１および第２
のデータフリツプフロツプにサンプリングパルス
を与えるタイミングパルス発生器と、該サンプリ
ングパルスを僅かに遅延して該第１のラツチ回路
をリセツトし、同時に該第２のラツチ回路をセツ
トする遅延回路と、該第１のデータフリツプフロ
ツプが該第１のラツチ回路のセツト出力を保持す
るときは前記モータの回転数を上昇させるよう
な、また該第２のデータフリツプフロツプが該第
２のラツチ回路のリセツト出力を保持するときは
該モータの回転数を低下させるような電圧を生じ
るチヤージポンプ回路とを備える補助制御電圧発
生回路を設け、前記フエイズロツクドループが同
期外れの状態にあるときは該補助制御電圧発生回
路の出力によつて前記モータの回転数を制御して
前記再生クロツクの周波数を該フエイズロツクド
ループのキヤプチヤレンジまで持ち込むことを特
徴とするが、以下図示の実施例を参照しながらこ
れを詳細に説明する。 第２図は本発明の一実施例を示す構成図で、第
３図は各部信号波形図である。プリアンプ７から
位相補償回路１２までの、PLLを構成する各部
は第１図と同様であるが、バイナリカウンタ２１
を入力段とする補助制御電圧発生回路２０の構成
は第１図と異なる。即ち、カウンタ２１はデータ
信号Ｓの立下りでクリア（CLR）され、該信号
のＨレベルの期間だけ基準クロツク信号Ｆをカウ
ントする。Ｘはその計数値で、パルス幅が長い程
０、１、２、…と上昇する。マグニチユードコン
パレータ２２，２３はＸとその上、下限値Y1、
Y2を比較する。Ｘ＞Y1はデイスク１の回転速度
が基準より低いことを意味するので、コンパレー
タ２２は出力Z1をＨ（ハイ）レベルにして制御電
圧Vc′を上昇させる（高電圧にする）。つまり、
該出力Z1（＝Ｈ）はＳ−Ｒラツチ２４をセツトし、
その出力Q1が更にデータフリツプフロツプ２６
に取り込まれてチヤージポンプ回路２８のアツプ
信号Ｕとなる。逆にＸ＜Y2であるとデイスク１
の回転速度が基準より高いことを意味するので、
コンパレータ２３は出力Z2をＩレベルにして制御
電圧Vc′を低下させる（低電圧にする）。つまり、
該出力Z2（＝Ｌ）はＳ−Ｒラツチ２５をリセツト
せず、その出力Q2が更にデータフリツプフロツ
プ２７に取り込まれてチヤージポンプ回路２８の
ダウン信号Ｄとなる。２９はチヤージポンプ回路
２８の出力Vc′から高域成分を除去するローパス
フイルタ、３０はフリツプフロツプ２６，２７の
サンプリング周期を定めるタイミングパルスTP
の発生器、３１は該信号TPを僅かに遅延した信
号TDでラツチ２４をリセツト（Ｒ）し、且つラ
ツチ２５をセツト（Ｓ）する遅延回路である。 第４図は具体例で、カウンタ２１の出力Ｘは４
ビツトQA〜QDのバイナリコードである。マグニ
チユードコンパレータ２２，２３はハード的に設
定値Y1、Y2を有しているので、ここではマグニ
チユードデイテクタと呼ぶ。即ち、カウンタ２１
の４ビツト出力QA〜QDのうち、QDが最上位、QA
が最下位とすれば、Ｘ＝12はQD＝１、QC＝１、
QB＝０、QA＝０である。従つて、マグニチユー
ドデイテクタ２２ではＸ＞12で出力Z1がＨ、それ
以外では出力Z1がＬとなるようにオアゲートOR1
およびアンドゲートAND1の各入力をハード的に
設定する。またマグニチユードデイテクタ２３で
はＸ＜10で出力Z2がＬ、それ以外では出力Z2がＨ
となるようにオアゲートOR2およびアンドゲート
AND1の各入力をハード的に設定する。ノアゲー
トNOR1およびNOR2は第１のラツチ２４を構成
し、またノアゲートNOR3およびNOR4は第２の
ラツチ２５を構成する。これらラツチ２４，２５
は初期のセツト、リセツトを逆にするため、出力
Q1，Q2は逆側から取り出している。I1，I2は遅延
回路３１を構成するインバータである。チヤージ
ポンプ回路２８はダイオードD1をフリツプフロ
ツプ２６のＱ出力からは順方向に、そしてダイオ
ードD2をフリツプフロツプ２７のＱ出力からは
逆方向に接続して制御電圧Vc′を調整する。 下表はカウンタ２１の出力Ｘとデイテクタ２２
の出力Z1，Z2並びにラツチ２４，２５の出力Q1，
Q2の関係を示すものである。尚、Y1＝12、Y2＝
10である。
オーデイオ・プレーヤ（以下CDプレーヤと略す）
を駆動するモータの回転速度制御方式に関する。 CDプレーヤにおけるデイスク回転速度は、接
線速度ｖが一定になるように制御される。そのた
め、回転角速度ωはピツクアツプの位置、即ちト
レース半径ｒに対して次式のように変化する。 ω＝ｖ／ｒ（ｖ：一定） この回転制御は、デイスクから検出されるデー
タ信号よりクロツク信号を再生し、別途水晶発振
により得られる基準クロツク信号と同期するよう
にPLLによりスピンドルモータの回転速度ωを
制御するのが通常である。しかし、そのPLLの
動作範囲（キヤプチヤレンジ、ロツクレンジ）
は、クロツク再生回路の動作範囲に直接依存する
ため狭く、デイスク回転スタート時や、振動など
の外乱によるロツク外れなどに対して、円滑かつ
安定な動作を得るためには何らかの補助的な制御
手段が必要である。 第１図は従来のCDプレーヤの概略構成図で、
１は光デイスク、２は該デイスクを回転させるス
ピンドルモータ、３は光ピツクアツプ、４は該ピ
ツクアツプをデイスク１の半径方向に移動させる
ラツクギヤ、５は該ギヤと噛合するピニオンギ
ヤ、６はギヤ５と同軸に設けられたポテンシヨメ
ータで、このポテンシヨメータ６によつて光ピツ
クアツプ３の位置ｒを補助的なスピンドルモータ
駆動制御電圧Vc′に変換する。 この制御電圧Vc′は上述した補助手段によるも
ので、通常はフエイズロツクドループPLLによ
るモータ制御電圧Vcを用いる。７は光ピツクア
ツプ３により得られたデータ信号を増幅するプリ
アンプ、８は増幅されたデータ信号Ｓからクロツ
ク信号CKを再生するクロツク再生回路、９は再
生クロツク信号CKを基準発振器１０の出力Ｆと
位相比較する位相比較器、１１は比較器９の出力
から位相差を示す低周波成分だけを取り出すロー
パスフイルタ、１２は位相補償回路で、これらに
よりフエイズロツクドループPLLが構成される。 このPLLで得られた閉ループの常用制御電圧
Vcとポテンシヨメータ６による開ループの補助
制御電圧Vc′は、切替回路１３で選択されてモー
タ２の駆動回路１４に供給される。１５はデータ
信号Ｓと再生クロツクCKからオーデイオ信号を
再生するデコーダで、再生クロツクCKが同期外
れを起こした場合は同期外れ信号を発生して切替
回路１３を図示とは逆のVc′側に切替える。 補助手段により得られる制御電圧Vc′は、ピツ
クアツプ３の位置ｒ（デイスク１の中心からの半
径方向の距離）に反比例する値で、例えばピツク
アツプ３がデイスク中心へ向つて移動すると（ｒ
小）、Vc′大となつてモータ２、従つてデイスク
１の回転数を上昇させる。これは前式に示したよ
うに角速度ωを上昇させて接線速度ｖを一定に保
つためである。ところが、この補助手段ではスピ
ンドルモータ２の特性（印加電圧対回転角速度）
のバラツキやピツクアツプ３およびその摺動機構
４，５の取付誤差などに対して、例えば、ポテン
シヨメータ６に直列に挿入した抵抗R1，R2を調
整しなければならない欠点がある。 本発明は、上述した欠点を除去しようとするも
ので、デイスクから検出されるデータ信号が
NRZ−Ｉ形式のパルス信号であつて、規格上最
大パルス幅が11T′（T′：再生クロツクの周期）で
あるため、その最大パルス幅を基準クロツク（周
期Ｔ）で計測し、基準幅11Tとの大小を検出して
スピンドルモータの回転速度を制御すればPLL
のキヤプチヤレンジに追い込むことができる点に
着目したものである。 本発明のモータ回転速度制御方式は、モータに
よつてデイスクを回転し、且つ該デイスクの半径
方向に移動可能なピツクアツプによつて該デイス
クからデータを読み取る装置の該モータの回転速
度を、常時は該データから再生された再生クロツ
ク信号の位相が基準クロツク信号の位相と一致す
るようにフエイズロツクドループを用いて制御す
るモータ回転制御方式において、該データに含ま
れる各パルスの幅を該基準クロツクもしくはその
整数倍の周波数の信号で計数するカウンタと、該
カウンタの計数値Ｘを基準値より僅かに大きい上
側設定値Y1と比較する第１のマグニチユードコ
ンパレータおよび該基準値より僅かに小さい下側
設定値Y2と比較する第２のマグニチユードコン
パレータと、該第１のマグニチユードコンパレー
タがＸ＞Y1と判定したときにセツトされる第１
のラツチ回路と、該第２のマグニチユードコンパ
レータがＸ＜Y2と判定したときにリセツトされ
る第２のラツチ回路と、該第１のラツチ回路の出
力をサンプリングしてホールドする第１のデータ
フリツプフロツプと、該第２のラツチ回路の出力
をサンプリングしてホールドする第２のデータフ
リツプフロツプと、一定周期で該第１および第２
のデータフリツプフロツプにサンプリングパルス
を与えるタイミングパルス発生器と、該サンプリ
ングパルスを僅かに遅延して該第１のラツチ回路
をリセツトし、同時に該第２のラツチ回路をセツ
トする遅延回路と、該第１のデータフリツプフロ
ツプが該第１のラツチ回路のセツト出力を保持す
るときは前記モータの回転数を上昇させるよう
な、また該第２のデータフリツプフロツプが該第
２のラツチ回路のリセツト出力を保持するときは
該モータの回転数を低下させるような電圧を生じ
るチヤージポンプ回路とを備える補助制御電圧発
生回路を設け、前記フエイズロツクドループが同
期外れの状態にあるときは該補助制御電圧発生回
路の出力によつて前記モータの回転数を制御して
前記再生クロツクの周波数を該フエイズロツクド
ループのキヤプチヤレンジまで持ち込むことを特
徴とするが、以下図示の実施例を参照しながらこ
れを詳細に説明する。 第２図は本発明の一実施例を示す構成図で、第
３図は各部信号波形図である。プリアンプ７から
位相補償回路１２までの、PLLを構成する各部
は第１図と同様であるが、バイナリカウンタ２１
を入力段とする補助制御電圧発生回路２０の構成
は第１図と異なる。即ち、カウンタ２１はデータ
信号Ｓの立下りでクリア（CLR）され、該信号
のＨレベルの期間だけ基準クロツク信号Ｆをカウ
ントする。Ｘはその計数値で、パルス幅が長い程
０、１、２、…と上昇する。マグニチユードコン
パレータ２２，２３はＸとその上、下限値Y1、
Y2を比較する。Ｘ＞Y1はデイスク１の回転速度
が基準より低いことを意味するので、コンパレー
タ２２は出力Z1をＨ（ハイ）レベルにして制御電
圧Vc′を上昇させる（高電圧にする）。つまり、
該出力Z1（＝Ｈ）はＳ−Ｒラツチ２４をセツトし、
その出力Q1が更にデータフリツプフロツプ２６
に取り込まれてチヤージポンプ回路２８のアツプ
信号Ｕとなる。逆にＸ＜Y2であるとデイスク１
の回転速度が基準より高いことを意味するので、
コンパレータ２３は出力Z2をＩレベルにして制御
電圧Vc′を低下させる（低電圧にする）。つまり、
該出力Z2（＝Ｌ）はＳ−Ｒラツチ２５をリセツト
せず、その出力Q2が更にデータフリツプフロツ
プ２７に取り込まれてチヤージポンプ回路２８の
ダウン信号Ｄとなる。２９はチヤージポンプ回路
２８の出力Vc′から高域成分を除去するローパス
フイルタ、３０はフリツプフロツプ２６，２７の
サンプリング周期を定めるタイミングパルスTP
の発生器、３１は該信号TPを僅かに遅延した信
号TDでラツチ２４をリセツト（Ｒ）し、且つラ
ツチ２５をセツト（Ｓ）する遅延回路である。 第４図は具体例で、カウンタ２１の出力Ｘは４
ビツトQA〜QDのバイナリコードである。マグニ
チユードコンパレータ２２，２３はハード的に設
定値Y1、Y2を有しているので、ここではマグニ
チユードデイテクタと呼ぶ。即ち、カウンタ２１
の４ビツト出力QA〜QDのうち、QDが最上位、QA
が最下位とすれば、Ｘ＝12はQD＝１、QC＝１、
QB＝０、QA＝０である。従つて、マグニチユー
ドデイテクタ２２ではＸ＞12で出力Z1がＨ、それ
以外では出力Z1がＬとなるようにオアゲートOR1
およびアンドゲートAND1の各入力をハード的に
設定する。またマグニチユードデイテクタ２３で
はＸ＜10で出力Z2がＬ、それ以外では出力Z2がＨ
となるようにオアゲートOR2およびアンドゲート
AND1の各入力をハード的に設定する。ノアゲー
トNOR1およびNOR2は第１のラツチ２４を構成
し、またノアゲートNOR3およびNOR4は第２の
ラツチ２５を構成する。これらラツチ２４，２５
は初期のセツト、リセツトを逆にするため、出力
Q1，Q2は逆側から取り出している。I1，I2は遅延
回路３１を構成するインバータである。チヤージ
ポンプ回路２８はダイオードD1をフリツプフロ
ツプ２６のＱ出力からは順方向に、そしてダイオ
ードD2をフリツプフロツプ２７のＱ出力からは
逆方向に接続して制御電圧Vc′を調整する。 下表はカウンタ２１の出力Ｘとデイテクタ２２
の出力Z1，Z2並びにラツチ２４，２５の出力Q1，
Q2の関係を示すものである。尚、Y1＝12、Y2＝
10である。
【表】
上表のQ1，Q2がフリツプフロツプ２６，２７
のＱ出力Ｕ，Ｄに対応するので、最終的なモータ
回転速度との関係は下表のようになる。尚、
XmaxはタイミングパルスTPの１周期（フレー
ム周期より僅かに長い）で計測されたデータ信号
Ｓの最大パルス幅である。
のＱ出力Ｕ，Ｄに対応するので、最終的なモータ
回転速度との関係は下表のようになる。尚、
XmaxはタイミングパルスTPの１周期（フレー
ム周期より僅かに長い）で計測されたデータ信号
Ｓの最大パルス幅である。
【表】
以上述べたように本発明によれば、デイスクか
ら検出されるデータ信号の最大パルス幅（一般に
フレーム同期信号）を常時監視して、それが
PLLの動作範囲から外れる値になつたときは該
デイスクを回転させるモータに対し、該パルス幅
を基準値に戻す補助制御電圧を与えるので、(1)従
来の様な調整回路が不要となる、(2)スイツチング
制御であるので応答が速い、(3)集積化することに
より小型化が図れる等の利点がある。
ら検出されるデータ信号の最大パルス幅（一般に
フレーム同期信号）を常時監視して、それが
PLLの動作範囲から外れる値になつたときは該
デイスクを回転させるモータに対し、該パルス幅
を基準値に戻す補助制御電圧を与えるので、(1)従
来の様な調整回路が不要となる、(2)スイツチング
制御であるので応答が速い、(3)集積化することに
より小型化が図れる等の利点がある。
第１図は従来のモータ回転速度制御方式の一例
を示す構成図、第２図は本発明の一実施例を示す
構成図、第３図は各部信号波形図、第４図は本発
明の補助制御電圧発生回路の具体例を示す詳細図
である。 図中、１はデイスク、２はモータ、３はピツク
アツプ、８はクロツク再生回路、９は位相比較
器、１０は基準発振器、PLLはフエイズロツク
ドループ、２０は補助制御電圧発生回路、２１は
カウンタ、２２，２３はマグニチユードコンパレ
ータ、２４，２５はラツチ回路、２６，２７はデ
ータフリツプフロツプ、２８はチユージポンプ回
路、３０はタイミングパルス発生器、３１は遅延
回路である。
を示す構成図、第２図は本発明の一実施例を示す
構成図、第３図は各部信号波形図、第４図は本発
明の補助制御電圧発生回路の具体例を示す詳細図
である。 図中、１はデイスク、２はモータ、３はピツク
アツプ、８はクロツク再生回路、９は位相比較
器、１０は基準発振器、PLLはフエイズロツク
ドループ、２０は補助制御電圧発生回路、２１は
カウンタ、２２，２３はマグニチユードコンパレ
ータ、２４，２５はラツチ回路、２６，２７はデ
ータフリツプフロツプ、２８はチユージポンプ回
路、３０はタイミングパルス発生器、３１は遅延
回路である。
Claims (1)
- １ モータによつてデイスクを回転し、且つ該デ
イスクの半径方向に移動可能なピツクアツプによ
つて該デイスクからデータを読み取る装置の該モ
ータの回転速度を、常時は該データから再生され
た再生クロツク信号の位相が基準クロツク信号の
位相と一致するようにフエイズロツクドループを
用いて制御するモータ回転制御方式において、該
データに含まれる各パルスの幅を該基準クロツク
もしくはその整数倍の周波数の信号で計数するカ
ウンタと、該カウンタの計数値Ｘを基準値より僅
かに大きい上側設定値Y1と比較する第１のマグ
ニチユードコンパレータおよび該基準値より僅か
に小さい下側設定値Y2と比較する第２のマグニ
チユードコンパレータと、該第１のマグニチユー
ドコンパレータがＸ＞Y1と判定したときにセツ
トされる第１のラツチ回路と、該第２のマグニチ
ユードコンパレータがＸ＞Y2と判定したときに
リセツトされる第２のラツチ回路と、該第１のラ
ツチ回路の出力をサンプリングしてホールドする
第１のデータフリツプフロツプと、該第２のラツ
チ回路の出力をサンプリングしてホールドする第
２のデータフリツプフロツプと、一定周期で該第
１および第２のデータフリツプフロツプにサンプ
リングパルスを与えるタイミングパルス発生器
と、該サンプリングパルスを僅かに遅延して該第
１のラツチ回路をリセツトし、同時に該第２のラ
ツチ回路をセツトする遅延回路と、該第１のデー
タフリツプフロツプが該第１のラツチ回路のセツ
ト出力を保持するときは前記モータの回転数を上
昇させるような、また該第２のデータフリツプフ
ロツプが該第２のラツチ回路のリセツト出力を保
持するときは該モータの回転数を低下させるよう
な電圧を生じるチヤージポンプ回路とを備える補
助制御電圧発生回路を設け、前記フエイズロツク
ドループが同期外れの状態にあるときは該補助制
御電圧発生回路の出力によつて前記モータの回転
数を制御して前記再生クロツクの周波数を該フエ
イズロツクドループのキヤプチヤレンジまで持ち
込むことを特徴とするモータ回転速度制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072356A JPS59198563A (ja) | 1983-04-25 | 1983-04-25 | モ−タ回転速度制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072356A JPS59198563A (ja) | 1983-04-25 | 1983-04-25 | モ−タ回転速度制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59198563A JPS59198563A (ja) | 1984-11-10 |
| JPH0376552B2 true JPH0376552B2 (ja) | 1991-12-05 |
Family
ID=13486948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58072356A Granted JPS59198563A (ja) | 1983-04-25 | 1983-04-25 | モ−タ回転速度制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59198563A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6435569U (ja) * | 1987-08-26 | 1989-03-03 |
-
1983
- 1983-04-25 JP JP58072356A patent/JPS59198563A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59198563A (ja) | 1984-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495474A (en) | PLL Control circuit for recovery of data from audio disk | |
| KR100190032B1 (ko) | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 | |
| US5666341A (en) | Data detection apparatus | |
| US5602812A (en) | Reproducing rate control apparatus for optical disk | |
| JPH0756730B2 (ja) | スピンドルサーボ回路 | |
| KR100304154B1 (ko) | 신호처리회로및이것을이용한재생장치 | |
| GB2109134A (en) | Apparatus for reproducing from a record medium an information signal | |
| JPH07296526A (ja) | 光デイスク装置 | |
| JPH01211368A (ja) | ディスク演奏装置におけるスピンドルサーボ装置 | |
| JPH0376552B2 (ja) | ||
| JPH0731869B2 (ja) | デイスク回転駆動装置 | |
| JP2616357B2 (ja) | 位相ロックループ回路 | |
| JPH0376551B2 (ja) | ||
| JP2907022B2 (ja) | 光ディスク再生装置 | |
| JPH0434768A (ja) | クロツク抽出回路 | |
| JPS58100206A (ja) | デジタル信号の再生装置 | |
| JP2839620B2 (ja) | クロック生成用ｐｌｌ回路 | |
| JP2675096B2 (ja) | 再生信号補正方法 | |
| JP3342937B2 (ja) | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム | |
| JPH087468A (ja) | 光ディスク再生装置 | |
| JPS6346903B2 (ja) | ||
| JPS60171680A (ja) | デイジタルオ−デイオデイスク再生装置 | |
| JPH11149721A (ja) | フェーズロックドループ回路、位相情報検出装置、及び位相情報検出方法 | |
| JP2662254B2 (ja) | ディスクプレーヤの時間軸制御方法 | |
| KR100188098B1 (ko) | 스핀들 모터 제어모드 자동절환 신호 처리장치 |