JPH0375955A - 実装機器識別処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数の実装基板により構成されるデータ処理システムに
おける実装機器識別処理方式に関し。

比較的簡単な手段でかつ誤動作の恐れなく実装された実
装基板の種別等を識別することを目的とし。

複数の実装基板により構成され、複数の信号線からなる
アドレスバスと複数の信号線からなるデータバスとを含
むシステムハスで前記複数の実装基板を接続してなるデ
ータ処理システムにおいて。

前記アドレスバスのうちの所定の信号線の信号をデコー
ドするアドレスデコーダと、ステータス情報を前記デー
タバスに出力するステータス出力回路とを前記複数の実
装基板のうちの少なくとも所定の実装基板に設けると共
に、前記所定の信号線を除く前記アドレスバスの信号線
のうちの所定の信号線の信号を前記所定の実装基板ムこ
選択信号として供給し、前記デコーダの出力と前記選択
信号とに基づいて前記ステータス出力回路が前記ステー
タス情報を出力するように構成する。

［産業上の利用分野］ 本発明は実装機器識別処理方式に関し、更に詳しくは、
複数の実装基板により構成されるデータ処理システムに
おける実装機器識別処理方式に関する。

データ処理システムを実装の面から見ると、複数の実装
基板により構成されることがある。またＬＡＮ　（Ｌｏ
ｃａｌ　Ａｒｅａ　ＮｅｔＷｏｒｋ）用アダプタやハト
ディスクコントローラ等の機能を必要に応して追加する
ためムこ、これらの機能を備えた実装基板を、他の実装
基板からなるシステムに、追加実装することがある。

このように複数の実装基板か存在する場合、その各々の
種別を識別する必要がある。

（従来の技術〕 データ処理システムが複数の実装基板により構成される
場合１通常、各実装基板の制御方式、特に割込制御方式
が異なる。また１割込みが発生した場合の優先順位を各
実装基板毎に定める必要がある。このために、実装基板
の各々について、その種別を識別する必要がある。

この識別は、従来１次の如く行われていた。即ち、実装
基板の各々に実装スロット番号が与えられる。このため
に、実装基板の各々は、実装スロット番号を設定するた
めの専用端子を持つ。一方データ処理システムの基本部
（中央処理装置等）は、実装基板に対して実装スロット
指定信号を送出する。実装基板は、自己の設定された実
装スロット番号と受信した実装スロット指定信号とが一
致した場合に、基本部に対して、各種情報を含めた応答
（ステータス情報）を送信する。これにより、基本部は
、実装基板を識別できる。

また、実装基板の各々について、予め、その実装位置を
指定しておく方法もある。

更に、システムバス中に実装基板のアドレス設定用の信
号線を複数本設＆：１．アドレスを指定することにより
当該指定した実装基板のステータス情報を得るという方
法もある。

Ｃ発明が解決しようとする課題〕 前述の実装スロット番号を用いる方法によると以下の如
き問題があった。即ち３例えばＬ　Ａ　Ｎ用アダプタで
ある実装基板を追加実装した場合、この追加実装をした
者（ユーザ）自身が、実装スロット番号を設定しなけれ
ばならない。また、基本部からの実装スロット指定信号
の送出のために実装スロット番号は、実装基板の各々に
ついて予め定められている。従って、ユーザは２定めら
れた実装スロット番号を知らなければならない（意識し
なければならない）。そして、ユーザが実装スロント番
号の設定を誤った場合、当該実装基板（ＬＡＮ用アダプ
タ）又はデータ処理システム全体が、正常に動作しなく
なってしまう。更に、実装スロワＩ・指定借料を複数（
単数ということは現実にはない）の実装基板に供給する
ための複数本の専用の信号線が必要なため、システムハ
スの線数が増加してしまう。

なお、実装位置を指定する方法は、実装基板の数だけ必
ず実装位置を確保する必要があるので現実的でなく２あ
まり用いられない。

また、アドレスを指定する方法は、実装スロット番号を
用いる方法と類似の問題を生しる。

本発明は１比較的簡単な手段でかつ誤動作の恐れなく実
装された実装基板の種別等を識別することが可能な実装
機器識別処理方式を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理構成図であり５本発明によるデー
タ処理ンス）−ムを示しＣいる。

第１図において、１は実装基板、２はアドレスバス　３
はデータバス、４はアドレスデコーダ。

５はＡＮＤゲート、６はステータス出力回路である。

データ処理システムは、複数の実装基板１（ＩＬ　１−
２）により構成される。複数の実装基板１は。

互いに、アドレスバス２及びデータバス３を含むシステ
ムバスで接続される。アドレスバス２及びデータバス３
は、共に、複数の信号線からなる。

複数の実装基板１のうち少なくとも所定の実装基板１−
２に、アドレスデコーダ４．ＡＮＤゲート５及びステー
タス出力回路６が設けられる。アドレスデコーダ４は、
アドレスバス２のうちの所定の信号線２−１の（アドレ
ス）信号をデコードし、所定の信号線２−１の信号の組
合せが所定のものとなった場合にステータス読出し信号
を形成する。ステータス出力回路６は、所定の入力のあ
った場合にステータス情報をデータバス３に出力する。

所定の実装基板１−２には、所定の信号線２１を除くア
ドレスバス２の信号線のうちの１本の所定の信号線２−
２が対応させられる（割付けられる）。実装基板１−２
が複数である場合、その各々に、所定の信号線２−２の
各々が１本づつ対応させられる。そして、対応する所定
の信号線２２の信号は、対応する所定の実装基板１−２
に選択信号として供給される。

〔作　用〕

実装基板１−Ｘ（複数であってよい）により構成される
データ処理システムに対して１例えば。

ＬＡＮ用アダプタ（実装機器）である実装基板１２を追
加実装する。

この追加実装の後、アドレスバス２の所定の信号線２−
１に所定の組合せの信号が、実装基板１１から送出され
る。同様にアドレスバス２の所定の信号線２−２．即ち
追加実装された実装基板１−２に予め対応させられた信
号線に、（ハイレベルの）選択信号が、実装基板１−１
から送出される。アドレスデコーダ４は、ハイレベルの
ステータス読出し信号を出力する。これにより、ＡＮＤ
ゲート５はハイレベル信号を出力−する。このハイレベ
ル信号の入力により、ステータス出力回路６は、ステー
タス情報をデータバス３に出力する。

実装基板１−１により構成されるデータ処理システムは
、データバス３上のステータス情報を取り込み、追加実
装された実装機器（実装基板１２）がＬＡＮ用アダプタ
であることを知る。これにより、ＬＡＮ用アダプタに適
合した制御、特に割込み制御が可能となり、また、適切
な割込み優先順位を設定することが可能となる。

〔実施例〕

第２図は実施例構成図であり、データ処理システムを示
している。

第２図において、７はゲート（人出力バッファ）、８は
コントロールハス、９はシステムバス。

１０はバックパネルである。

データ処理システムは、基本的には、実装基板１−１　
（１−ＩＡ、１−ＩＢ、１−ＩＣ）により構成される。

そこで、実装基板１−ＩＡ、１１Ｂ及び１−１０をデー
タ処理システムの基本部と言う。実装基板１−ＩＡは１
例えば中央処理装置（ＣＰＵ）、主記憶装置（ＭＳＵ）
、その他の演算装置や管理装置が実装された基板である
。実装基板１−１Ｂ及び１−ＩＣは９例えば、入力制御
装置及び出力制御装置等が実装された基板である。

これらの実装基板１−ＩＡ、１−ＩＢ及びｋｌＣの間は
システムバス９によって接続される。システムバス９は
、アドレスバス２．データバス３及びコントロールバス
８かうする。

データ処理システムの基本部によって実現される機能は
標準的なものであるので、これにユーザの希望する機能
（機器）を追加できるようにされる。即ち、データ処理
システムにはバックパネル１０が付設され、また、ＬＡ
Ｎ用アダプタ、ハードディスクコントローラの如き各種
の実装基板（実装機器）１−２　（１−２Ａ、１−２Ｂ
、１２Ｃと１−２Ｄ）がオプションカードとして用意さ
れる。

ハックパネル１０は、基本部のシステムハス９とオプシ
ョンカードのシステムハス９とを接続するためのもので
ある。ハックパネル１０ば、所定の数例えば４つの実装
基板１−２を実装できるよ・うにされる。即ち、４つの
実装スロットが設けられる。このために、ハックパネル
１０においてシステムハス９（アドレスバス２．データ
バス３コントロールハス８）が４つに分岐される（図示
せず）。

また、ハックパネル１０において、所定の信号線２−１
を除いた残りのアドレスバス２の信号線のうちの４木が
分岐される。例えば、アｌ”レスハス２がＡＯないしＡ
１５の１６ビツトからなり所定の信号線２−１が上位８
ヒッ１−（Ａ８ないしＡ１５）からなる場合、残りのＡ
ＯないしＡ７のうちＡＯないしＡ３の４木が分岐される
。４木の信号線ＡＯないしＡ３ば、各々、４つの実装ス
ロットの専用端子に接続される。

実装基板１−２は、ハックパネル１０の表面のコネクタ
（実装スロワｌ−）に差し込むことによって、実装する
ことができる。これにより、システムハス９が接続され
ると共に、信号線２−２も接続される。なお１図におい
て、実装基板１−２Ｂ１−２Ｃ及び１−２Ｄについては
、対応する信月線２−２Ｂ、２−２Ｃ及び２−２Ｄのみ
を示しである。また１例えば信号線ＡＯは、実装基板１
２Ａ自体、即ち例えばＬＡＮ用アダプタという機能に対
応するものではなく、ハックパネル１０の第１の実装ス
ロット（実装位置）に対応するものである。従って、実
装基板１−２を実装する位置についての制約はない。

実装基板１−２において、その内部のシステムハス９と
ハックパネル１０側のシステムハス９とは　ゲー１−７
を介して接続する。アドレスバス２の所定の信号線２−
１は、実装基板１−２において分岐される。いずれの実
装基板１−２においても、所定の信号線２’−１として
は２例えば八８ないしＡ１５が用いられる。

このように、バンクパネル１０においては、わずかに信
号線２−２Ａないし２−２１）を分岐しこれらのための
専用端子を設ｉＪるだＵでよい。実装基板１−２におい
ても、対応する専用端子及び信号線２−２に加え、アド
レスデコーダ４及びＡＮＤゲー１−５を設け、信号線２
−１を分岐するだけでよい。

次に実装機器（基板）の識別処理について説明する。こ
の処理は、所定のアドレスのレジスタについてのレジス
タリート動作として行われる。

ハックパネル１０に４つの実装スロワＩ・が設けられ、
その各々に１６ビン）・のアドレスバス２の下位４ピッ
ｌ−Ａ　ＯないしＡ３の信号ＶＡ２−２　Ａないし２−
２Ｄが分岐されて対応さセられる。即ち。

各実装スロットの端子の１つが信号線２−２接続専用ど
される。

ユーザは、実装基板１−２を４つの実装スロワ）−の・
うちの任意の位置に差し込んで実装を完了する。

ここで、システムの電源投入時等に、基本部又は中央処
理装置が２例えはアドレスＢ　６０１のレジスタについ
てのレノスタリ−１−を実行する。これにより、アドレ
スバス２上にアドレス信号Ｂ６０１が出力される。アド
レスバス２がＡＯからＡ１５の１６ビツＩ・とすると、
−に位８ピッ１−（Ａ１５ないしＡ８）には信号Ｂ６（
１０１１０１１０）が送出され、ＡＯには信号１（０１
＝、０００００００１の最下位ビットの１）が送出され
る。

アドレスデコーダ４は、アドレスバス２の上位８ピント
の信号線２＝−１に信号Ｂ６が送出されると、ステータ
ス読取り信号（ハイレベル）を出力する。

今、実装基板１−２Ａが、バックパネル１０の第１の実
装スロット即ち信号線ＡＯに対応する実装スロットに実
装されたとする。この場合、実装基板１−２　Ａの信号
線２−２Ａには信号線ＡＯの信号、即ち、信号１（ハイ
レベル）が出力される。

従って、ＡＮＴ）ゲー１〜５の出力がハイレベルとなる
ので、ステータス出力回路６は予め定められ保持してい
たステータス情報をデータバス３上に出力する。ステー
タス情報は１例えばデータバス３が］６ビノトであるの
で、１６ビツトからなりその８ビツトで実装基板１−２
の種別を示し、他の８ピントで割込みやＤＭＡ　（Ｄｉ
ｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）の優先順位を
示す。

信号Ｂ６は実装基板１−２内で分岐されるので実装スロ
ットの位置とは無関係に、どの実装基板１−２において
もステータス情報読出しのために共用される。従って、
信号Ｂ６は、ステータス情報読出し命令であり、アドレ
スバス２を介して与えられる。一方、アドレスバス２の
下位４ピントＡＯないしＡ３の信号は、実装スロットの
アドレスであると言える。従って、信号Ｂ６を送出した
状態で下位４ビツトＡＯないしＡ３をシフトすることに
より、４つの実装スロットを順次指定して。

ステータス情報を得ることができる。また、アドレスＢ
６０１のレジスタリードにより第１の実装スロットに実
装された実装基板１−２Ａのステタス情報が得られるの
で、アドレスＢ６０１が実装スロットのアドレスである
とも言える。従ってこのレジスタリード動作は、実装ス
ロットをレジスタの如くにみなしてそのアドレス指定に
より。

当該アドレスに実装された実装基板１−２のステータス
情報をアドレスの内容として読出す動作である。

基本部又は中央処理装置は、パスのシーケンスに従って
データバス３上のステータス情報を取り込み、アドレス
Ｂ６０１のレジスタのレジスタリード動作を終了する。

これにより、基本部又は中央処理装置は、第１の実装ス
ロットにどのような種別の実装基板（機器）が実装され
たのかを知る。

ステータス情報は９割込み制御１割込み優先順位の決定
、　　ＤＭＡ　（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃ
ｅｓｓ）優先制御等に用いられる。

なお、第１の実装スロットに実装基板１−２が実装され
ていない場合、レジスタリード動作を行ってもデータバ
ス３上にステータス情報は出力されない。従って、これ
を利用して、基本部又は中央処理装置は、実装スロット
への実装基板１−２の実装の有無を知る。

以上と同様にして、基本部又は中央処理装置はアドレス
Ｂ６０２．Ｂ６０４及びＢ２Ｏ２のレジスタについての
レジスタリードを、順に実行する。

この場合、信号線２−１の信号Ｂ６により、いずれも、
ステータス読取り信号が出力される。

方、アドレスＢ６０２．Ｂ６０４及びＢ２Ｏ２により、
信号線Ａｌ、Ａ２及びＡ３にも信号１（ハイレベル）が
送出される。従って、信号線ＡｌＡ２及びＡ３に対応す
る実装スロワ；−（第２．第３及び第４の実装スロット
）について、実装基板１−２の実装の有無及び／又はス
テータス情報を知ることができる。

なお２通常の動作において、アドレス信号の」二倍８ピ
ントをＢ６としたレジスタリード動作は禁止される。従
って、アドレス３６０１等のレジスタは実在するもので
はない。また２　８ビツトのアドレスデコーダ４は、信
号Ｂ６のデコードのめに用いられるものであり９通常の
動作においては用いられない（動作しない）。なお、各
実装基板１２は、必要に応して、１６ビツトのアドレス
バス２のアドレス信号をデコードする１６ビソトのデコ
ーダを備える。

この実施例では、アドレスバス２の下位８ビツトを信号
線２−２として用いることができるので。

ハックパネル１０に８個の実装スロットを設けることが
できる。

なお、アドレスバス２．信号線２−１のビット数は１例
示したもの以外であってもよい。ＡＮＤゲー１−５は、
他の回路であってもよい。実装基板１−２はＩＣカード
の如きものであってもよい。

また、実装基ｔｉの識別処理は、システムの電源投入時
のみに留まらず、基本部の実装完了後にバックパネル１
０から基本部又は中央処理装置に対して、実装基板１−
２の実装が通知され、この通知は３例えばバックパネル
１０に実装基板１−２の差し込まれたことを検出する手
段を備えることにより識別処理が行われる様にしてもよ
い。

〔発明の効果〕

以上説明したように本発明によれば、複数の実装基板に
より構成されるデータ処理システムにおける実装機器識
別処理において、アドレスバス上の信号の一部をステー
タス情報の読出しの命令及び実装スロットのアドレスと
して用いることにより、比較的簡単な構成で誤動作の恐
れなく確実にステータス情報を得ることができ、実装基
板の実装を容易に行うことができる。

【図面の簡単な説明】

第１図は本発明の原理構成図 第２図は実施例構成図。 １は実装基牟反、２はアドレスバス、３はデータバス　
４ばアドレスデコーダ、５はＡＮＤゲート６はステータ
ス出力回路である。

Claims (1)

1. 【特許請求の範囲】 　複数の実装基板（１）により構成され、複数の信号線
   からなるアドレスバス（２）と複数の信号線からなるデ
   ータバス（３）とを含むシステムバスで前記複数の実装
   基板（１）を接続してなるデータ処理システムにおいて
   、 前記アドレスバス（２）のうちの所定の信号線（２−１
   ）の信号をデコードするアドレスデコーダ（４）と、 ステータス情報を前記データバス（３）に出力するステ
   ータス出力回路（６）とを前記複数の実装基板（１）の
   うちの少なくとも所定の実装基板（１−２）に設けると
   共に、 前記所定の信号線（２−１）を除く前記アドレスバス（
   ２）の信号線のうちの所定の信号線（２−２）の信号を
   前記所定の実装基板（１−２）に選択信号として供給し
   、 前記デコーダ（４）の出力と前記選択信号とに基づいて
   前記ステータス出力回路（６）が前記ステータス情報を
   出力する ことを特徴とする実装機器識別処理方式。